MENU

SEARCH

INDEX

DETAIL

1/1



PATENT ABSTRACTS OF JAPAN

(11)Publication number: 09128346

(43)Date of publication of application: 16.05.1997

(51)Int.CI.

G06F 15/16 G06F 13/36 G06F 15/163

(21)Application number: 07285829

(71)Applicant:

MITSUBISHI ELECTRIC CORP

(22) Date of filing: 02.11.1995

(72)Inventor:


KAMEMARU TOSHIHISA YASUNAGA HIROAKI

(54) HIERARCHICAL BUS SYSTEM

(57) Abstract:

PROBLEM TO BE SOLVED: To increase the number of CPU's which can be connected to a system in the multiprocessor system.

SOLUTION: CPU's 10–12 are connected to a bus bridge 30 through a host bus 20 and CPU 13–15 are connected to a bus bridge 32 through a host bus 22. The bus bridges 30 and 32 are connected to a main memory 50 and an I/OF device 52 through a slave bus 40. Bridge caches 31 and 33 shared by host CPU 10–12 and 13–15 are connected to the bus bridges 30 and 32. The host buses 20 and 22 are split buses and CPU's 10–15 can deal with the split. The number of CPU's which can be connected is increased by hierarchization with such constitution, and the deterioration of throughput and latency, accompanying hierarchization, can be prevented by the adoption of the bridge cache and by making the



host buses into the split buses.

LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998 Japanese Patent Office

MENU

SEARCH

INDEX

DETAIL

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平9-128346

(43)公開日 平成9年(1997)5月16日

(51) Int.Cl.6		識別記号	庁内整理番号	FΙ			技術表示箇所
G06F	15/16			G06F	15/16	400B	
	13/36	310			13/36	310E	
	15/163				15/16	320K	

審査請求 未請求 請求項の数42 OL (全 48 頁)


		番金爾 不配	背水 前水頃の数42 OL (全 48 頁)
(21)出願番号	特顧平7-285829		006013 医電機株式会社
(22)出顧日	平成7年(1995)11月2日		で都千代田区丸の内二丁目2番3号
		東茅	L 敏久 【都千代田区丸の内二丁目2番3号 三 【機株式会社内
			・ 裕明(都千代田区丸の内二丁目2番3号 三 は機株式会社内
		(74)代理人 弁理	土 吉田 研二 (外2名)

(54) 【発明の名称】 階層パスシステム

(57)【要約】

【課題】 マルチプロセッサシステムにおいて、システムに接続可能なCPUの数を増加させる。

【解決手段】 CPU10~12は上位バス20を介してバスブリッジ30に接続され、CPU13~15は上位バス22を介してバスブリッジ32に接続される。バスブリッジ30及び32とが下位バス40を介してメインメモリ50及び1/O装置52が接続される。バスブリッジ30及び32にはそれぞれ上位のCPU10~12及び13~15によって共有されるブリッジキャッシュ31及び33が接続される。上位バス20及び22はスプリットバスであり、CPU10~15はスプリット対応可能となっている。この構成によれば、階層化により接続可能なCPU数が増えるとともに、ブリッジキャッシュの採用及び上位バスのスプリットバス化により、階層化に伴うスループットやレイテンシの劣化を防止することができる。



【特許請求の範囲】

【請求項1】 複数のプロセッサとそれらプロセッサに よって共有されるメインメモリとを含む階層バスシステ ムにおいて、

前記プロセッサを複数個ずつ上位バスにて相互に接続 し、

各上位バスごとに、当該上位バスに接続されるプロセッサによって共有されるブリッジキャッシュを有するバスブリッジを設け、

各バスブリッジを下位バスにて相互に接続し、この下位 バスに前記メインメモリを接続し、

前記プロセッサをスプリット対応可能とし、

前記プロセッサから上位バスに発行されたトランザクションを前記バスブリッジにてスプリット処理することを 特徴とする階層バスシステム。

【請求項2】 請求項1記載の階層バスシステムにおいて、

前記プロセッサは、各々プロセッサキャッシュを有し、 前記プロセッサキャッシュ及びブリッジキャッシュは、 各キャッシュブロックのステートを記憶するステート記 憶手段をそれぞれ有し、

前記プロセッサ及びバスブリッジは、自らが有するプロセッサキャッシュ又はブリッジキャッシュの前記ステート記憶手段を制御するステート制御手段をそれぞれ有し、

前記プロセッサキャッシュの各キャッシュブロックの取り得るステートを、前記ブリッジキャッシュの対応キャッシュブロックのステートに基づいて制約することにより、ブリッジキャッシュとこのブリッジキャッシュの上位のプロセッサキャッシュとのマルチレベル包含性を維持することを特徴とする階層バスシステム。

【請求項3】 請求項2記載の階層バスシステムであって、前記プロセッサキャッシュ及びブリッジキャッシュのステートがMESIプロトコルに従う場合において、ブリッジキャッシュのステートがIの場合には、上位のプロセッサキャッシュの取り得るステートをIに限定し、

ブリッジキャッシュのステートがSの場合には、上位の プロセッサキャッシュの取り得るステートをS又はIに 限定し、

ブリッジキャッシュのステートがEの場合には、上位の プロセッサキャッシュの取り得るステートをS又はIに 限定し、

ブリッジキャッシュのステートがMの場合には、上位の プロセッサキャッシュがすべてのステートを取り得るように認めることを特徴とする階層バスシステム。

【請求項4】 請求項2記載の階層バスシステムであって、前記プロセッサキャッシュ及びブリッジキャッシュのステートがMESIプロトコルに従う場合において、ブリッジキャッシュのステートがIの場合には、上位の

プロセッサキャッシュの取り得るステートを【に限定し

ブリッジキャッシュのステートがSの場合には、上位の プロセッサキャッシュの取り得るステートをS又はIに 限定し、

ブリッジキャッシュのステートがE又はMの場合には、 上位のプロセッサキャッシュがすべてのステートを取り 得るように認めることを特徴とする階層バスシステム。

【請求項5】 請求項3又は請求項4記載の階層バスシステムにおいて、

前記バスブリッジは、上位バスから受け取ったトランザクションの種類と当該トランザクションのアドレスに対応するブリッジキャッシュのステートとに基づき、当該トランザクションをスプリットするか否か及びスプリットする場合において下位バスに発行するトランザクションを決定する下位バス出力判定手段を有し、上位バスからトランザクションを受け取った場合、この下位バス出力判定手段によって決定されたトランザクションを下位バスに発行することを特徴とする階層バスシステム。

前記下位バス出力判定手段は、

上位バスのトランザクションがリードである場合には、 ブリッジキャッシュの対応ブロックのステートがIであ る場合にのみ当該トランザクションをスプリットして下 位バスにリード・トランザクションを発行し、

上位バスのトランザクションがインバリデートである場合には、ブリッジキャッシュの対応ブロックのステートがSである場合にのみ当該トランザクションをスプリットして下位バスにインバリデート・トランザクションを発行し、

上位バスのトランザクションがリード・アンド・インバリデートである場合、ブリッジキャッシュの対応ブロックのステートがSである場合には当該トランザクションをスプリットして下位バスにインバリデート・トランザクションを発行し、ブリッジキャッシュの対応ブロックのステートがIである場合には当該トランザクションをスプリットして下位バスにリード・アンド・インバリデート・トランザクションを発行するように決定することを特徴とする階層バスシステム。

【請求項7】 請求項6記載の階層バスシステムにおいて、

前記下位パス出力判定手段は、

上位バスのトランザクションがリードである場合に、当該リード・トランザクションが命令コードを要求するものであるかデータを要求するものであるかを判別する要求判別手段を有し、

当該リード・トランザクションがデータを要求するものである場合には下位パスにリード・アンド・インパリデートを発行することを特徴とする階層パスシステム。

【請求項8】 請求項3又は請求項4に記載の階層バスシステムにおいて、

前記バスブリッジは、下位バスに発行したトランザクションの種類と下位バスのスヌープ結果に基づき、ブリッジキャッシュにおける対応キャッシュブロックの次ステートを制御する第1のステート制御手段を有することを特徴とする階層バスシステム。

【請求項9】 請求項8記載の階層バスシステムにおいて、

前記第1のステート制御手段は、

前記トランザクションの種類がインバリデート又はリード・アンド・インバリデートである場合は、前記ブリッジキャッシュの対応ブロックの次ステートをMにし、前記トランザクションの種類がリードである場合は、下位バスのスヌープ結果がミスの場合には前記ブリッジキャッシュの対応ブロックの次ステートをEにし、下位バスのスヌープ結果がHIT又はHITMの場合には前記ブリッジキャッシュの対応ブロックの次ステートをSにすることを特徴とする階層バスシステム。

【請求項10】 請求項3記載の階層バスシステムにおいて、

前記パスプリッジは、

自バスブリッジから下位バスに発行したトランザクションの種類に基づきスプリット応答時における上位バスに対するスヌープ出力を生成する上位バススヌープ出力生成手段を有し、

前記上位バススヌープ出力生成手段は、前記トランザクションの種類がインバリデート又はリード・アンド・インバリデートである場合は前記スヌープ出力をミスとし、前記トランザクションの種類がリードである場合は前記スヌープ出力をHITとし、

バスブリッジが上位バスのトランザクションをスプリットして下位バスにトランザクションを発行した場合に、前記上位バススヌープ出力生成手段からのスヌープ出力によって、上位バスを介して当該バスブリッジに接続されたプロセッサのプロセッサキャッシュのステートを制御することを特徴とする階層バスシステム。

【請求項11】 請求項4記載の階層パスシステムにおいて、

前記バスブリッジは、

自バスブリッジから下位バスに発行したトランザクションの種類及び当該トランザクションに対する下位バスからのスヌープ結果に基づき、スプリット応答時における上位バスに対するスヌープ出力を生成する上位バススヌープ出力生成手段を有し、

前記上位バススヌープ生成手段は、前記トランザクションの種類がインバリデート又はリード・アンド・インバリデートである場合は前記スヌープ出力をミスとし、前記トランザクションの種類がリードである場合は、下位バスのスヌープ結果がミスの場合は前記スヌープ出力を

ミスとし下位バスのスヌープ結果がHIT又はHITM の場合は前記スヌープ出力をHITとし、

バスブリッジが上位バスのトランザクションをスプリットして下位バスにトランザクションを発行した場合に、前記上位バススヌープ出力生成手段からのスヌープ出力によって、上位バスを介して当該バスブリッジに接続されたプロセッサのプロセッサキャッシュのステートを制御することを特徴とする階層バスシステム。

【請求項12】 請求項3に記載の階層パスシステムにおいて、

前記パスブリッジは、

下位バスから受け取ったトランザクションの種類と当該 トランザクションのアドレスに対応するブリッジキャッ シュのステートとに基づき、上位バスに発行するトラン ザクションの種類を決定する上位バス出力判定手段を有 し

前記上位バス出力判定手段は、前記トランザクションの種類がリードである場合はブリッジキャッシュの対応ステートがMの場合に上位バスにリード・トランザクションを発行すると決定し、前記トランザクションの種類がインバリデート又はリード・アンド・インバリデートである場合は前記ブリッジキャッシュの対応ステートがM又はE又はSの場合に上位バスにインバリデート・トランザクションを発行すると決定することを特徴とする階層バスシステム。

【請求項13】 請求項4に記載の階層バスシステムにおいて、

前記パスプリッジは、

下位バスから受け取ったトランザクションの種類と当該 トランザクションのアドレスに対応するブリッジキャッ シュのステートとに基づき、上位バスに発行するトラン ザクションの種類を決定する上位バス出力判定手段を有 し、

前記上位バス出力判定手段は、前記トランザクションが リードである場合はブリッジキャッシュの対応ステート がM又はEの場合に上位バスにリード・トランザクショ ンを発行すると決定し、前記トランザクションの種類が インバリデート又はリード・アンド・インバリデートで ある場合は前記ブリッジキャッシュの対応ステートがM 又はE又はSの場合に上位バスにインバリデート・トラ ンザクションを発行すると決定することを特徴とする階 層バスシステム。

【請求項14】 請求項12又は請求項13記載の階層 バスシステムにおいて、

前記パスプリッジは、

ブリッジキャッシュの各キャッシュブロックごとについて、当該キャッシュブロックについての所定のトランザクションを上位バスに対して発行する必要があるか否かの状態を示す状態フラグを記憶した上位キャッシュ状態フラグ記憶手段と、

上位バスに発行されたトランザクションをモニタして、 当該トランザクションの種類及びアドレスに基づいて前 記上位キャッシュ状態フラグ記憶手段の当該キャッシュ ブロックの状態を制御するフラグ制御手段と、

下位バスから前記所定トランザクションを受け取った場合に、前記上位キャッシュ状態フラグを参照し、当該所定トランザクションのアドレスに対応するキャッシュブロックの状態フラグが上位バスに対して当該所定トランザクションを発行する必要がないことを示している場合は、当該所定トランザクションの上位バスへの発行を抑制する発行抑制手段と、

を有することを特徴とする階層バスシステム。

【請求項15】 請求項3記載の階層バスシステムにおいて、

前記バスブリッジは、

前記下位バスから受け取ったトランザクションの種類 と、当該トランザクションのアドレスについてのブリッ ジキャッシュのステートとに基づき、前記下位バスに対 するスヌープ出力を生成する下位バススヌープ出力生成 手段を有し、

前記下位バススヌープ出力生成手段は、

前記トランザクションの種類がリードの場合において、 前記ブリッジキャッシュの対応ステートがMの場合はH ITMをスヌープ出力とし、前記ブリッジキャッシュの 対応ステートがE又はSの場合はHITをスヌープ出力 とし、

前記トランザクションの種類がインバリデート又はリード・アンド・インバリデートの場合には、前記ブリッジキャッシュの対応ステートがMの場合にHITMをスヌープ出力とすることを特徴とする階層バスシステム。

【請求項16】 請求項4記載の階層バスシステムにおいて、

前記パスプリッジは、

前記下位バスから受け取ったトランザクションの種類と、当該トランザクションのアドレスについてのブリッジキャッシュのステートと、当該トランザクションに対応して上位バスに発行したトランザクションに対する上位バスのスヌープ結果とに基づき、前記下位バスに対するスヌープ出力を生成する下位バススヌープ出力生成手段を有し、

前記下位バススヌープ出力生成手段は、

前記トランザクションの種類がリードの場合において、前記スヌープ結果がHITMの場合は前記ブリッジキャッシュの対応ステートがM又はEの場合にHITMをスヌープ出力とし、前記スヌープ結果がHITM以外の場合は前記ブリッジキャッシュの対応ステートがMの場合にはHITMをスヌープ出力とし前記ブリッジキャッシュの対応ステートがE又はSの場合にはHITをスヌープ出力とし、

前記トランザクションの種類がインバリデート又はリー

ド・アンド・インバリデートの場合において、前記スヌープ結果がHITMの場合は前記ブリッジキャッシュの対応ステートがM又はEの場合にHITMをスヌープ出力とし、前記スヌープ結果がHITM以外の場合は前記ブリッジキャッシュの対応ステートがMの場合にHITMをスヌープ出力とすることを特徴とする階層バスシステム。

【請求項17】 請求項3又は請求項4に記載の階層バスシステムにおいて、

前記バスブリッジは、下位バスから受け取ったトランザクションに対応して上位バスに発行したトランザクションの種類に基づき、ブリッジキャッシュの対応ブロックの次ステートを制御する第2のステート制御手段を有し、

前記第2のステート制御手段は、

前記トランザクションの種類がリードである場合は、前 記ブリッジキャッシュの対応ブロックの次ステートをS にし、

前記トランザクションの種類がインバリデート又はリード・アンド・インバリデートである場合は、前記ブリッジキャッシュの対応ブロックの次ステートを1にすることを特徴とする階層バスシステム。

【請求項18】 請求項3又は請求項4に記載の階層バスシステムにおいて、

前記バスブリッジは、下位バスから受け取ったトランザクションに対応して上位バスに発行したトランザクションの種類と、当該トランザクションに対する上位バスのスヌープ結果とに基づき、ブリッジキャッシュの対応プロックの次ステートを制御する第2のステート制御手段を有し、

前記第2のステート制御手段は、

前記トランザクションの種類がリードである場合は、前記上位バスのスヌープ結果がミスの場合には前記ブリッジキャッシュの対応ブロックの次ステートをIにし、前記上位バスのスヌープ結果がHIT又はHITMの場合には前記ブリッジキャッシュの対応プロックの次ステートをSにし、

上位バスに発行したトランザクションがインバリデート 又はリード・アンド・インバリデートである場合は、前 記ブリッジキャッシュの対応ブロックの次ステートを I にすることを特徴とする階層バスシステム。

【請求項19】 請求項3又は請求項4記載の階層バスシステムにおいて、

前記パスプリッジは、

上位バスから受け取ったトランザクションのアドレスに基づき、ブリッジキャッシュにおいて当該アドレスに対応するキャッシュブロックのエピクションが必要か否かを判定するエピクション判定手段と、

エピクションが必要と判定された場合に、前記ブリッジ キャッシュのステート記憶手段に記憶されたエピクショ ン対象のキャッシュブロックのステートに基づき、上位 バスに対して前記トランザクションのアドレスに対する インバリデートトランザクションを発行するか否かを判 定するインバリデート判定手段であって前記エピクショ ン対象のキャッシュブロックのステートがM又はE又は Sの場合に上位バスに対してインバリデート・トランザ クションを発行すると判定するインバリデート判定手段 と、

を有することを特徴とする階層パスシステム。

【請求項20】 請求項3記載の階層バスシステムにおいて、

前記バスプリッジは、

上位バスから受け取ったトランザクションのアドレスに基づき、ブリッジキャッシュにおいて当該アドレスに対応するキャッシュブロックのエピクションが必要か否かを判定するエピクション判定手段と、

エビクションが必要と判定された場合に、前記ステート記憶手段に記憶されたエビクション対象のキャッシュブロックのステートに基づき下位パスに前記トランザクションのアドレスに対するライトバックトランザクションを発行するか否かを判定するライトバック判定手段であって、エビクション対象のキャッシュブロックのステートがMの場合のみ下位パスにライトバックトランザクションを発行すると判定するライトバック判定手段と、を有することを特徴とする階層パスシステム。

【請求項21】 請求項4記載の階層パスシステムにおいて、

前記パスブリッジは、

上位バスから受け取ったトランザクションのアドレスに基づき、ブリッジキャッシュにおいて当該アドレスに対応するキャッシュブロックのエビクションが必要か否かを判定するエビクション判定手段と、

エピクションが必要と判定された場合に、上位バスに対して前記キャッシュプロックに対するインバリデートトランザクションを発行するインバリデート発行手段と、エピクションが必要と判定された場合に、前記ステート記憶手段に記憶されたエピクション対象のキャッシュプロックのステートと前記インバリデート発行手段から発行されたインバリデートトランザクションに対する上位バスのスヌープ結果とに基づき下位バスに前記エピクション対象のキャッシュプロックに対するライトバックトランザクションを発行するか否かを判定するライトバック判定手段と、

を有し、

前記ライトバック判定手段は、上位バスのスヌープ結果がHITMの場合はエピクション対象のキャッシュプロックのステートがM又はEのときにライトバックを発行すると判定し、上位バスのスヌープ結果がHITM以外の場合はエピクション対象のキャッシュプロックのステートがMのときにライトバックを発行すると判定するこ

とを特徴とする階層バスシステム。

【請求項22】 請求項19~請求項21のいずれかに 記載の階層バスシステムにおいて、

前記パスプリッジは、

ブリッジキャッシュの前記エビクション対象のキャッシュプロックのデータを格納するバッファ手段を有し、エビクション判定手段にてエビクションが必要と判定されると、ブリッジキャッシュのエビクション対象のキャッシュブロックのデータを前記バッファ手段に退避させたのちブリッジキャッシュの当該キャッシュブロックを用いて前記上位バスからのトランザクションに対する処理を実行し、前記バッファ手段に退避したデータを用いてライトバック処理を行うことを特徴とする階層バスシステム。

【請求項23】 請求項22記載の階層パスシステムにおいて、

前記パッファ手段は、

エピクション対象のキャッシュプロックのアドレスを格納するアドレスレジスタと、

エビクション対象のキャッシュプロックのデータを格納 するデータバッファと、

を有することを特徴とする階層バスシステム。

【請求項24】 請求項22記載の階層バスシステムにおいて、

前記バッファ手段は、

トランザクションのアドレス指定によってアクセス可能 な補助キャッシュとして構成されることを特徴とする階 層バスシステム。

【請求項25】 請求項22記載の階層バスシステムにおいて、

前記バスブリッジは、

エビクション判定に応じて当該バスブリッジから上位バスに発行したインバリデートトランザクションに対して、上位バスのプロセッサから該当キャッシュブロックのデータがライトバックされてきた場合に、プロセッサからライトバックされてきたデータによって前記バッファ手段に格納されているデータを更新することを特徴とする階層バスシステム。

【請求項26】 請求項1記載の階層バスシステムにおいて、

前記パスプリッジは、

当該バスブリッジにおいてスプリット中のトランザクションの有無を示すスプリットフラグ手段と、

上位バスから受け取ったトランザクションの種類が、キャッシュプロックを使用する種類であるか否かを判定するトランザクション判定手段と、

上位バスから受け取ったトランザクションのリトライの 要否を判定するリトライ判定手段であって、前記スプリットフラグ手段がスプリット中のトランザクションが有 ることを示し、かつ上位バスから受け取ったトランザク ションが前記トランザクション判定手段によってキャッシュプロックを使用する種類であると判定された場合に リトライが必要と判定するリトライ判定手段と、

前記リトライ判定手段によってリトライが必要と判定されたときに、上位バスに対して前記トランザクションについてのリトライ信号を出力するリトライ出力手段と、を有し、

前記上位バスのトランザクションを発行したプロセッサは、バスブリッジからリトライ信号を受け取った場合に、当該トランザクションをいったん終了し、所定時間後に前記トランザクションを再発行することを特徴とする階層バスシステム。

【請求項27】 請求項1記載の階層バスシステムにおいて、

前記バスブリッジは、

当該バスブリッジにおいてスプリット中のトランザクションが使用するキャッシュブロックのアドレス情報を記憶するスプリット情報記憶手段と、

上位バスから受け取ったトランザクションのアドレスと前記スプリット情報記憶手段に記憶されたアドレス情報とを比較し、上位バスから受け取ったトランザクションがスプリット中のトランザクションの使用するキャッシュブロックを使用するか否かを判定するアドレス判定手段と、

上位バスから受け取ったトランザクションのリトライの 要否を判定するリトライ判定手段であって、前記アドレス判定手段において上位バスから受け取ったトランザクションがスプリット中のトランザクションの使用するキャッシュブロックを使用すると判定された場合に、リトライが必要と判定するリトライ判定手段と、

を有し、

前記上位バスのトランザクションを発行したプロセッサは、バスブリッジからリトライ信号を受け取った場合に、当該トランザクションをいったん終了し、所定時間後に前記トランザクションを再発行することを特徴とする階層バスシステム。

【請求項28】 請求項21に記載の階層パスシステムにおいて、

前記バスブリッジは、

上位バスから受け取ったトランザクションのアドレスと バッファ手段に退避中のキャッシュブロックのアドレス とを比較し、当該トランザクションが退避中のキャッシュブロックに対するトランザクションであるか否かを判 定するアドレス比較手段と、

前記上位バスからのトランザクションが退避中のキャッシュブロックに対するトランザクションだと判定された場合に、当該トランザクションに対してリトライが必要と判定するリトライ判定手段と、

前記リトライ判定手段によってリトライが必要と判定されたときに、上位バスに対して前記トランザクションに

ついてのリトライ信号を出力するリトライ出力手段と、 を有し、

前記上位バスのトランザクションを発行したプロセッサは、バスブリッジからリトライ信号を受け取った場合に、当該トランザクションをいったん終了し、所定時間後に前記トランザクションを再発行することを特徴とする階層パスシステム。

【請求項29】 請求項1記載の階層バスシステムにおいて、

前記パスプリッジは、

上位バスから受け取ったトランザクションをスプリットして下位バスにトランザクションを発行した場合において、当該下位バスのトランザクションに対して下位バスからリトライ信号を受け取った場合には、前記上位バスに対してスプリット応答トランザクションを発行すると共に前記上位バスのトランザクション発行元のプロセッサに対してリトライ信号を出力し、

前記トランザクション発行元のプロセッサは、前記バス ブリッジからのリトライ信号を受信すると、前記トラン ザクションをいったん終了し、所定時間後にリトライす ることを特徴とする階層バスシステム。_____

【請求項30】 請求項1記載の階層バスシステムにおいて、

前記パスブリッジは、

上位パストランザクションが有するスプリット識別子に対して下位パスにおいて当該パスブリッジに固有のブリッジ識別子を付加することにより、下位パストランザクションのスプリット識別子を生成するスプリット識別子拡張手段を有し、

上位バスから受け取った上位バストランザクションをスプリットして下位バスに下位バストランザクションを発行する場合に、前記スプリット識別子拡張手段によって得られたスプリット識別子を下位バストランザクションに付することを特徴とする階層バスシステム。

【請求項31】 請求項1記載の階層バスシステムにおいて、

前記バスブリッジは、

一方のバスから受け取ったトランザクションのスプリット識別子を所定ピット数のブリッジトランザクション識別子に変換し、他方のバスにおいて当該バスブリッジに固有なブリッジ識別子に前記ブリッジトランザクション識別子を付加することにより、他方のバスに発行するトランザクションに付与するスプリット識別子を生成するスプリット識別子生成手段を有し、

前記ブリッジトランザクション識別子のビット数と前記 ブリッジ識別子のビット数との和は前記一方のバスにお けるスプリット識別子のビット数に等しく、

一方のバスから受け取ったトランザクションに対し他方 のバスにトランザクションを発行する必要がある場合に は、当該他方のバスに発行するトランザクションに対し て前記スプリット識別子生成手段によって得られたスプリット識別子を当該他方のバスに発行するトランザクションに付することを特徴とする階層バスシステム。

【請求項32】 請求項31記載の階層バスシステムにおいて、

前記プロセッサは、上位バスにトランザクションを発行する場合に、当該プロセッサが接続された上位バスにおいて当該プロセッサに固有なプロセッサ識別子に対して、当該プロセッサ内において当該トランザクションに固有なプロセッサトランザクション識別子を付加することにより、当該トランザクションのスプリット識別子を生成し、

前記ブリッジ識別子を前記プロセッサ識別子と同ビット 数としたことを特徴とする階層バスシステム。

【請求項33】 請求項32記載の階層バスシステムにおいて、

前記パスプリッジのスプリット識別子生成手段は、

当該バスブリッジが下位バスに発行するトランザクションに対して付与可能なブリッジトランザクション識別子の使用・未使用状態を管理する下位バス用管理テーブルを有し、

上位バスからのトランザクションに対して下位バスにトランザクションの発行が必要な場合は、前記下位バス用管理テーブルにおいて未使用のブリッジトランザクション識別子を求め、求められたブリッジトランザクション識別子を用いて前記下位バスに発行するトランザクションに対するスプリット識別子を生成するとともに、前記上位バスからのトランザクションのスプリット識別子を当該ブリッジトランザクション識別子に対応づけて前記下位バス用管理テーブルに登録することを特徴とする階層バスシステム。

【請求項34】 請求項33記載の階層バスシステムにおいて、

前記パスプリッジは、上位バスから受け取ったトランザクションに対して下位バスにトランザクションの発行が必要な場合において、前記下位パス用管理テーブルに未使用のブリッジトランザクション識別子がない場合は、上位パスに対してリトライ終了信号を発行し、当該上位パスのトランザクションの発行元プロセッサに対して当該トランザクションのリトライ処理を行わせることを特ン徴とする階層バスシステム。

【請求項35】 請求項32記載の階層バスシステムにおいて、

前記バスブリッジのスプリット識別子生成手段は、 当該バスブリッジが上位バスに発行するトランザクションに対して付与可能なブリッジトランザクション識別子の使用・未使用状態を管理する上位バス用管理テーブルを有し、

下位バスからのトランザクションに対して上位バスにト ランザクションの発行が必要な場合は、前記上位バス用 管理テーブルにおいて未使用のブリッジトランザクション識別子を求め、求められたブリッジトランザクション識別子を用いて前記上位バスに発行するトランザクションに対するスプリット識別子を生成するとともに、前記下位バスからのトランザクションのスプリット識別子を当該ブリッジトランザクション識別子に対応づけて前記上位バス用管理テーブルに登録することを特徴とする階層バスシステム。

【請求項36】 請求項35記載の階層バスシステムにおいて

前記パスプリッジは、下位パスから受け取ったトランザクションに対して上位パスにトランザクションの発行が必要な場合において、前記上位パス用管理テーブルに未使用のブリッジトランザクション識別子がない場合は、前記上位パス用管理テーブルに未使用のブリッジトランザクション識別子ができるのを待って上位パスに対するトランザクションの発行を行うことを特徴とする階層パスシステム。

【請求項37】 請求項1記載の階層パスシステムにおいて、

バスの物理的仕様及び論理的仕様を前記下位バスと上位 バスとで共通としたことを特徴とする階層バスシステム。

【請求項38】 請求項37記載の階層バスシステムにおいて、

前記下位パスは、1個以上のポードインタフェースを有 し、

これら各ボードインタフェースに対して、1つのプロセッサを実装した第1のボードと、複数のプロセッサ及び上位バス及びバスブリッジを実装した第2のボードと、のいずれかを接続することによりシステム構成を変更可能としたことを特徴とする階層バスシステム。

【請求項39】 請求項1記載の階層パスシステムにおいて、

前記下位バスを複数設け、これら各下位バスにそれぞれ メインメモリを接続し、前記各上位バスに対して下位バ スと同数のバスブリッジを接続し、前記各上位バスと各 下位バスとを互いに1つのバスブリッジを介して接続し たことを特徴とする階層パスシステム。

【請求項40】 請求項39記載の階層バスシステムにおいて、

前記複数の下位バスのそれぞれに対してバスブリッジを 設け、これらバスブリッジを介して前記各下位バスを1 つのI/Oバスに接続し、このI/OバスにI/O装置 を接続したことを特徴とする階層バスシステム。

【請求項41】 請求項39又は請求項40に記載の階層パスシステムにおいて、

同一の上位バスに接続された各バスブリッジは、それぞれ受け持ちのアドレス範囲が定められており、上位バスから受け取ったトランザクションのアドレスが自らの受

け持ちアドレス範囲に含まれる場合にのみ、当該トラン ザクションに対する処理を行うことを特徴とする階層バ スシステム。

【請求項42】 請求項41記載の階層バスシステムに おいて、

同一の上位バスに接続された各バスブリッジのアドレス 受け持ち範囲を変更可能としたことを特徴とする階層バ スシステム。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、複数のプロセッサ 及びメモリを含むマルチプロセッサシステムにおける階 層的なバスシステムに関する。

[0002]

【従来の技術】情報処理システムの処理能力に対する要求の増大に伴い、1つのプロセッサでは能力的に不足する場合が出てきている。このような問題に対処するため、複数のプロセッサを連結して並列動作させるマルチプロセッサ方式のシステムが研究・開発されている。

【0003】マルチプロセッサシステムにおけるプロセッサの結合方式としては従来より様々な方式が考案されているが、実現の容易さや実行するプログラムのプログラミングの容易さなどの理由から、近年ではバス共有型の密結合マルチプロセッサ方式が多く採用されている。図20は、バス共有型の密結合マルチプロセッサシステムを示す概略図である。図20のシステムでは、複数のCPU10~12を、バス90を介してメインメモリ50や1/O装置52に共通接続している。

[0004]

【発明が解決しようとする課題】マルチプロセッサシステムにおいて性能の向上を図る場合、プロセッサ(CPU)の並列数を増やすという方法が考えられるが、バス共有型の場合、1本のバスに接続し得るCPUの数には物理的な制限があった。すなわち、1本のバス上に接続するCPUの数を増やすと信号線の電気的な容量負荷の増大や信号線の長さの増加によって反射等の問題が発生するので、バス共有型でしかも各CPUを高速動作させようとした場合、並列可能なCPUの数には制限があった。また、CPU数の増加は、いわゆるバスコンテンションの問題を引き起こすため、この点からもCPU数はシ制限されていた。

【0005】本発明は、このような問題を解決するためになされたものであり、多数のCPUを並列可能な階層バスシステムを提供することを目的とする。

[0006]

【課題を解決するための手段】前述の目的を達成するために、本発明に係る階層パスシステムは、複数のプロセッサとそれらプロセッサによって共有されるメインメモリとを含む階層パスシステムにおいて、前記プロセッサを複数個ずつ上位バスにて相互に接続し、各上位パスご

とに、当該上位バスに接続されるプロセッサによって共有されるブリッジキャッシュを有するバスブリッジを設け、各バスブリッジを下位バスにて相互に接続し、この下位バスに前記メインメモリを接続し、前記プロセッサをスプリット対応可能とし、前記プロセッサから上位バスに発行されたトランザクションを前記バスブリッジにてスプリット処理することを特徴とする。

【0007】この構成では、まず第1に、プロセッサとメインメモリとの間が上位バス及び下位バスからなる階層的なバス構成となっているため、各上位バスに接続されるプロセッサの数が限られる場合でも、上位バスの数を増やすことによりシステム全体として多数のプロセッサを接続することができる。

【0008】第2に、この構成では、各バスブリッジに対して当該バスブリッジの上位バスに接続されるプロセッサによって共有されるブリッジキャッシュを設けたことにより、プロセッサから発行されたトランザクションの要求データがブリッジキャッシュに存在する場合には、下位バスを介してメインメモリを読みに行く必要がなくなるため、下位バスのバス負荷を低減し、下位バスのスループットを向上させることができるとともに、プロセッサがトランザクションに対するレスポンスを得るまでの遅れ時間(レイテンシ)を短くすることができる。

【0009】第3に、この構成では、上位バスをスプリットバスとしたことにより、上位バスのスループットを向上させることができる。ここでスプリットとは、トランザクション発行のサイクルとそのトランザクションに対する応答のサイクルとを分割可能とし、その間にトランザクション発行元のプロセッサにバス使用権を放棄させ、他のバスマスタがトランザクションを発行できるようにする方式である。

【0010】プロセッサのトランザクションの要求データがブリッジキャッシュに存在しない場合、下位バスにトランザクションを転送してメインメモリや他のクラスタのキャッシュを読みに行く必要がある。この場合において、下位バスからの応答を待つ間、そのトランザクションを発したプロセッサが上位バスを占有していると、上位バスのスループットが低下してしまう。これに対して、本発明の構成では、プロセッサのトランザクションを転送する必要がある場合には、そのトランザクションをスプリットすることができるので、その間上位バスに他のトランザクションを発行することができ、全体として上位バスのスループットを向上させることができる。

【0011】また、本発明は、さらに上位バス上のプロセッサが、それぞれ自分専用のプロセッサキャッシュを有する場合において、プロセッサキャッシュ及びブリッジキャッシュは各キャッシュブロックのステートを記憶

するステート記憶手段をそれぞれ有し、プロセッサ及び パスプリッジは自らが有するプロセッサキャッシュ又は プリッジキャッシュのステート記憶手段を制御するステート制御手段をそれぞれ有し、プロセッサキャッシュの 各キャッシュプロックの取り得るステートを、プリッジ キャッシュの対応キャッシュブロックのステートに基づ いて制約することにより、ブリッジキャッシュとこのブ リッジキャッシュの上位のプロセッサキャッシュとのマ ルチレベル包含性を維持することを特徴とする。

【0012】この構成では、プロセッサキャッシュ及び ブリッジキャッシュのそれぞれに各キャッシュブロック のステートを記憶するステート記憶手段を設け、このス テート記憶手段に記憶されたステートを用いてトランザ クションの制御を行う。ステート記憶手段における各ス テートは、ステート制御手段によって制御する。ここ で、この構成では、プロセッサキャッシュの各キャッシ ュブロックの取り得るステートをブリッジキャッシュの 対応キャッシュブロックのステートに基づいて制約する ことにより、ブリッジキャッシュとこのブリッジキャッ シュの上位のプロセッサキャッシュとのマルチレベル包 含性を維持する。この結果、プロセッサキャッシュとブ リッジキャッシュとメインメモリとのキャッシュコンシ ステンシを保つことができる。しかも、プロセッサキャ ッシュとブリッジキャッシュとの間でマルチレベル包含 性を維持することにより、キャッシュコンシステンシ維 持のためのバスブリッジの構成を比較的簡単なものとす ることができる。

【0013】また、本発明は、バスブリッジに対してブリッジキャッシュのエピクション対象のキャッシュブロックのデータを格納するバッファ手段を設け、エピクション判定手段にてエピクションが必要と判定されると、ブリッジキャッシュのエピクション対象のキャッシュブロックのデータを前記バッファ手段に退避させたのちブリッジキャッシュの当該キャッシュブロックを用いて上位バスからのトランザクションに対する処理を実行し、前記バッファ手段に退避したデータを用いてライトバック処理を行うことを特徴とする。

【0014】この構成では、まずパスブリッジが上位パスからトランザクションを受け取った場合、エピクション判定手段によって当該トランザクションのアドレスにノ対応するブリッジキャッシュのキャッシュブロックをエピクションする必要があるか否かを判定する。この判定の結果エピクションが必要と判定された場合、バスブリッジは、ブリッジキャッシュの当該エピクション対象のキャッシュブロックをバッファ手段に書き込む。この結果、当該エピクション対象のキャッシュブロックのデータのライトバック処理はバッファ手段に書き込まれたデータによって行うことができるので、ブリッジキャッシュの当該エピクション対象のキャッシュブロックのデータを確保しておく必要がなくなる。したがって、当該キ

ャッシュブロックは上位バスからのトランザクションに よって使用可能な状態となるので、バスブリッジは、ラ イトバック処理の終了を待たずに当該キャッシュブロッ クを用いて上位バストランザクションに対する処理を進 行することができる。

【0015】このように、本構成によれば、トランザクションに対する処理をエピクションに先行して行うことができるため、プロセッサが最初にトランザクションを発行してからそのトランザクションが完結するまでの時間を大幅に短縮することができる。

【0016】なお、本構成において、さらにエピクション判定に応じてバスブリッジから上位バスに発行したインバリデートトランザクションに対して、上位バスのプロセッサから当該エピクション対象のキャッシュブロックのデータがライトバックされてきた場合に、プロセッサからライトバックされてきたデータによって前記バッファ手段に格納されているデータを更新する構成とすることもできる。この構成によれば、当該バスブリッジの上位のプロセッサに当該エピクション対象のキャッシュブロックの最新のデータが存在する場合に、この最新のデータはバスブリッジのバッファ手段に書き戻されるので、バスブリッジにおけるライトバックにおいては、その最新データをバッファ手段からメインメモリに書き戻すことができる。

【0017】また、本発明は、バスプリッジが、当該バ スプリッジにおいてスプリット中のトランザクションの 有無を示すスプリットフラグ手段と、上位バスから受け 取ったトランザクションの種類がキャッシュブロックを 使用する種類であるか否かを判定するトランザクション 判定手段と、上位バスから受け取ったトランザクション のリトライの要否を判定するリトライ判定手段であっ て、前記スプリットフラグ手段がスプリット中のトラン ザクションが有ることを示し、かつ上位バスから受け取 ったトランザクションが前記トランザクション判定手段 によってキャッシュプロックを使用する種類であると判 定された場合にリトライが必要と判定するリトライ判定 手段と、前記リトライ判定手段によってリトライが必要 と判定されたときに、上位バスに対して前記トランザク ションについてのリトライ信号を出力するリトライ出力 手段とを有し、前記上位バスのトランザクションを発行 したプロセッサは、バスブリッジからリトライ信号を受 け取った場合に、当該トランザクションをいったん終了 し、所定時間後に前記トランザクションを再発行するこ とを特徴とする。

【0018】この構成において、スプリット中とは、バスブリッジが上位バスからのトランザクションをスプリットしてから、当該トランザクションの発行元のプロセッサに対してスプリット応答が完了するまでの間のことをいう。この構成では、バスブリッジがあるトランザクションについてスプリット中の間に別のトランザクショ

ンを受け取った場合、当該別のトランザクションがキャッシュプロックを使用するかしないかを判定し、使用すると判定される場合にのみ当該別のトランザクションをリトライさせる。そして、キャッシュブロックを使用しない種類のトランザクションについては、リトライさせずにそのまま処理を行う。したがって、バスブリッジに起因するリトライの発生頻度の増大を防止し、システム全体としての処理効率を高めることができる。

【0019】また、本発明は、バスブリッジが、当該バ スプリッジにおいてスプリット中のトランザクションが 使用するキャッシュブロックのアドレス情報を記憶する スプリット情報記憶手段と、上位バスから受け取ったト ランザクションのアドレスと前記スプリット情報記憶手 段に記憶されたアドレス情報とを比較し、上位バスから 受け取ったトランザクションがスプリット中のトランザ クションの使用するキャッシュプロックを使用するか否 かを判定するアドレス判定手段と、上位バスから受け取 ったトランザクションのリトライの要否を判定するリト ライ判定手段であって、前記アドレス判定手段において 上位バスから受け取ったトランザクションがスプリット 中のトランザクションの使用するキャッシュブロックを 使用すると判定された場合にリトライが必要と判定する リトライ判定手段とを有し、前記上位バスのトランザク ションを発行したプロセッサは、バスブリッジからリト ライ信号を受け取った場合に、当該トランザクションを いったん終了し、所定時間後に前記トランザクションを 再発行することを特徴とする。

【0020】この構成では、スプリット情報記憶手段に格納されたアドレス情報を用いることにより、バスブリッジが受け取った上位バスからのトランザクションが現在スプリット中のトランザクションの使用するキャッシュブロックを使用するものか否かを判定することができる。そして、この構成では、上位バスからのトランザクションの使用するキャッシュブロックを使用すると判定された場合にのみ、当該上位バスからのトランザクションのリトライを行う。したがって、この構成によれば、バスブリッジに起因するリトライの発生頻度が小さくなり、システム全体としての処理効率を高めることができる。

【0021】また、本発明は、前記バッファ手段を有す、る構成において、さらにバスブリッジが、上位バスから受け取ったトランザクションのアドレスとバッファ手段に退避中のキャッシュブロックのアドレスとを比較し、当該トランザクションが退避中のキャッシュブロックに対するトランザクションであるか否かを判定するアドレス比較手段と、前記上位バスからのトランザクションが退避中のキャッシュブロックに対するトランザクションに対してリトライが必要と判定するリトライ判定手段と、前記リトライ判定手段によってリトライが必要と判定されたと

きに、上位バスに対して前記トランザクションについて のリトライ信号を出力するリトライ出力手段とを有し、 前記上位バスのトランザクションを発行したプロセッサ は、バスブリッジからリトライ信号を受け取った場合 に、当該トランザクションを再発行することを特徴とす る。

【0022】この構成は、エビクション対象のキャッシュブロックをブリッジキャッシュから一時的に退避しておくためのバッファ手段を有するパスブリッジを用いるシステムに関するものである。バッファ手段に退避しているデータは、データの整合性を保つため他のトランザクションからは読み書きができない。したがって、バスブリッジが当該退避データに対する別のトランザクションを受け取った場合、当該トランザクションについドレスと受け取ったトランザクションのアドレスとパッファ手段に退避中のデータのアドレスとを比較し、退避中のデータに対するトランザクションのみをリトライさせる。この構成によれば、バッファ手段に退避中のデータに対するトランザクションのみをリトライさせることができる。

【0023】また、本発明は、バスブリッジが、上位バスから受け取ったトランザクションをスプリットして下位バスにトランザクションを発行した場合において、当該下位バスのトランザクションに対して下位バスからリトライ信号を受け取った場合には、前記上位バスに対してスプリット応答トランザクションを発行すると共に前記上位バスのトランザクション発行元のプロセッサに対してリトライ信号を出力し、前記トランザクション発行元のプロセッサは、前記バスブリッジからのリトライ信号を受信すると、前記トランザクションをいったん終了し、所定時間後にリトライすることを特徴とする。

【0024】この構成は、バスブリッジが、上位バスから受け取ったトランザクションに対応して下位バスにトランザクションを発行した場合において、当該下位バス・トランザクションに対して下位バスのエージェント

(例えば I / O装置) などからリトライ信号がバスブリッジに返ってきた場合の処理に関する。すなわち、この構成では、バスブリッジ自身が当該下位バス・トランザクションについてのリトライ処理を行うのではなく、バスブリッジからトランザクション発行元のプロセッサに対してリトライ信号を発行し、そのプロセッサにリトライ処理をさせる。この構成によれば、バスブリッジがリトライ処理のための特別の構成を持つ必要がなくなり、バスブリッジの構成を簡単化することができる。

【0025】また、本発明は、バスブリッジが、上位バストランザクションが有するスプリット識別子に対して下位バスにおいて当該バスブリッジに固有のブリッジ識別子を付加することにより、下位バストランザクション

のスプリット識別子を生成するスプリット識別子拡張手段を有し、上位バスから受け取った上位バストランザクションをスプリットして下位バスに下位バストランザクションを発行する場合に、前記スプリット識別子拡張手段によって得られたスプリット識別子を下位バストランザクションに付することを特徴とする。

【0026】この構成において、上位バストランザクションのスプリット識別子は、トランザクションの発行元のプロセッサを識別するための識別子と当該プロセッサ内においてトランザクションを識別するための識別子とを含んでいるが、スプリット識別子のピット数が定まっていれば識別可能なプロセッサの数、すなわちシステムに接続可能なプロセッサの数も自ずと制限される。この接続可能プロセッサ数の論理的制限を緩和するのが本構成である。

【0027】この構成では、パスプリッジにて上位バス トランザクションをスプリットして下位バスにトランザ クションを発行する場合には、上位バストランザクショ ンに与えられたスプリット識別子に対してバスブリッジ のブリッジ識別子を付加することにより拡張したスプリ ット識別子を下位バストランザクションに与える。この 構成によれば、下位パストランザクションは、拡張され たスプリット識別子に含まれるブリッジ識別子よりその 発行元のバスブリッジを特定することが可能となる。し たがって、下位パストランザクションからパスプリッジ が特定されれば、トランザクション発行元プロセッサは そのパスプリッジの上位にあることになるので、別々の 上位パス上のプロセッサに同一のプロセッサ識別子を与 えたとしてもそれらを互いに識別することが可能とな る。したがって、この構成によれば、プロセッサ識別子 の数に制限があっても、ブリッジ識別子を加えたことに より、システム全体として識別可能なプロセッサの数を 増やすことができ、階層パスシステム全体に接続可能な プロセッサ数を増やすことができる。

【0028】また、本発明は、パスブリッジが、一方の バスから受け取ったトランザクションのスプリット識別 子を所定ピット数のプリッジトランザクション識別子に 変換し、他方のバスにおいて当該バスブリッジに固有な ブリッジ識別子に前記ブリッジトランザクション識別子 を付加することにより、他方のバスに発行するトランザン クションに付与するスプリット識別子を生成するスプリ ット識別子生成手段を有し、前記ブリッジトランザクシ ョン識別子のビット数と前記ブリッジ識別子のビット数 との和は前記一方のバスにおけるスプリット識別子のビ ット数に等しく、一方のバスから受け取ったトランザク ションに対し他方のバスにトランザクションを発行する 必要がある場合には、当該他方のパスに発行するトラン ザクションに対して前記スプリット識別子生成手段によ って得られたスプリット識別子を当該他方のバスに発行す するトランザクションに付することを特徴とする。

【0029】この構成では、バスブリッジが一方のバス から受け取ったトランザクションも対応して他方のバス にトランザクションを発行する際に当該他方のパスのト ランザクションに与えるスプリット識別子を、前記一方 のバスのトランザクションのスプリット識別子と同ビッ ト数とする。ここで、バスプリッジがトランザクション に対して与えるスプリット識別子には、当該バスブリッ ジのブリッジ識別子を含める。このため、バスブリッジ は、一方のバスからのトランザクションのスプリット識 別子を所定ビット数のブリッジトランザクション識別子 に変換し、このブリッジトランザクション識別子と当該 バスプリッジのプリッジ識別子とを組み合わせることに より、他方のバスへ発行するトランザクションのスプリ ット識別子を生成する。ここで、ブリッジトランザクシ ョン識別子のビット数は、スプリット識別子のビット数 からブリッジ識別子のビット数を減算した値である。な お、この構成においては、一つのバスブリッジに対して 上位バスに対するブリッジ識別子と下位バスに対するブ リッジ識別子が与えられ、各バスに対するプリッジ識別 子としては、当該バスにおいて当該バスプリッジを一意 的に識別できる値が与えられる。このような構成によれ ば、下位バスにもプロセッサを接続することが可能にな る。

【0030】なお、この構成において、さらにスプリット識別子プロセッサ識別子とブリッジ識別子を同ビット数にすれば、プロセッサとバスブリッジとを識別子に関して等価として扱うことができるので、下位バスにプロセッサを接続したり、上位バスにバスブリッジを接続したりすることができ、システム構成の柔軟性を向上させることができる。また、さらに、バスブリッジが付与可能なブリッジトランザクション識別子が現在使用されているか否かを管理する管理テーブルを用意し、この管理テーブルを用いてブリッジトランザクション識別子を決定することにより、ブリッジトランザクション識別子を無駄なく割り当てることができる。

【0031】また、本発明は、階層バスシステムにおいてバスの物理的仕様及び論理的仕様を下位バスと上位バスとで共通としたことを特徴とする。

【0032】この構成によれば、上位バスと下位バスとの仕様を同一にすることにより、プロセッサ及びバスブリッジを上位バス及び下位バスのいずれにも接続することができるようになるので、システム構成のバリエーションを広げることができる。

【0033】また、本発明は、階層バスシステムにおいて、下位バスを複数設け、これら各下位バスにそれぞれメインメモリを接続し、各上位バスに対して下位バスと同数のバスブリッジを接続し、前記各上位バスと各下位バスとを互いに1つのバスブリッジを介して接続したことを特徴とする。

【0034】この構成では、1つのプロセッサは、複数

のパスブリッジを介して複数のメインメモリに接続される。各メインメモリはそれぞれ別々の下位バスに接続されているので、複数のメインメモリの総メモリサイズと同じメモリサイズの一つのメインメモリを採用するシステム構成をとった場合に比べて、下位パスの付加を低減することができる。なお、この構成において、複数の下位パスのそれぞれに対してパスブリッジを設け、これらバスブリッジを介して前記各下位パスを1つのI/Oパスに接続し、このI/OパスにI/O装置を接続すれば、必要なI/O装置を各下位パスごとに設ける必要がなくなり、システムの大規模化を防止することができる。

【発明の実施の形態】以下、本発明に係るマルチプロセッサシステムの好適な実施形態を図面に基づいて説明する。

[0035]

【0036】実施形態1.図1は、本発明に係るマルチ プロセッサシステムの全体的な構成の一例を示す概略構 成図である。

【0037】図1において、 $CPU10\sim15$ は、2つのグループ($CPU10\sim12$, $CPU13\sim15$)にグループ分けされ、各グループごとに1本の上位バス20、22に接続されている。

【0038】各上位バス20、22は、それぞれバスブ リッジ30、32に接続されている。各バスブリッジ3 0、32は、それぞれキャッシュ(以下、ブリッジキャ ッシュと呼ぶ)31、33を有している。ブリッジキャ ッシュ31は、上位バス20上のCPU10~12によ って共有され、ブリッジキャッシュ33は、上位バス2 2上のCPU13~15によって共有される。このよう に、複数のCPUをグループ化して1つのバスブリッジ (及びプリッジキャッシュ) に接続したものをクラスタ と呼ぶ。各パスプリッジ30、32は、下位パス40に よって相互接続され、この下位バス40にメインメモリ 50及び I/O装置 52が接続される。なお、I/O装 置52は1つとは限らず、複数接続することもできる。 【0039】したがって、例えば、CPU11から上位 パス20に発行されたトランザクションがリード(Re ad)であった場合には、パスプリッジ30は、プリッ ジキャッシュ31をスヌープ(検索)し、この結果ブリン ッジキャッシュ31にヒットした場合は検索されたデー タを上位パス20に返し、ヒットしなかった場合には下 位バス40にリード・トランザクションを発行する。 【0040】図1の構成において、上位バス20及び2 2はスプリットバスであり、CPUから発せられるメモ リトランザクション(メインメモリのデータ内容につい

でのトランザクション (メインスモリのデータ内容についてのトランザクション) 及び I / Oトランザクション (I / O装置に対するトランザクション) の両方についてスプリット可能となっている。また、CPU10~15は、スプリット対応可能なCPUである。トランザク

ションをスプリットをするかしないかの判断はバスブリッジ30及び32で行われる。

【0041】ここで、トランザクションをスプリットし た場合におけるシステム各部の動作について説明する。 上位バスに発せられたトランザクションをスプリットす ると決定した場合、バスブリッジは、トランザクション 発行元のCPUに対して、当該トランザクションをスプ リットする旨の応答(「スプリット終了」と呼ぶ)を返 すとともに、下位パスに対して必要なトランザクション を発行する。一方、スプリット終了信号を受け取った要 求元CPUは、いったん上位バスを解放し、下位バスか らの応答を待つ。パスプリッジは、下位パスに発行した トランザクションに対する他のバスブリッジやメインメ モリなどからの応答が揃ったところで、トランザクショ ン発行元CPUに対するスプリット応答トランザクショ ンを生成し、上位バス上に発行する。そして、トランザ クション発行元CPUがこのスプリット応答トランザク ションを受け取ったところで、当該CPUが最初に発行 したトランザクションに対する一連の処理が終了する。 このように、本構成によれば、上位バスをスプリットバ スとしたことにより、トランザクションをスプリットし てからスプリット応答トランザクションが発行されるま での間は上位バスが解放されているので、その間上位バ スに他のトランザクションを発行することができる。

【0042】このように、図1の構成によれば、まずCPU $10\sim15$ とメインメモリ50、I/O装置52との間が階層的なバス構成となっているため、個々の上位バス20、22に接続できるCPUの数が少なくても、システム全体として多数のCPUを接続することができる。

【0043】また、この構成では、ブリッジキャッシュ31、33を設けたことにより、上位バス20、22のトランザクションの要求データがブリッジキャッシュに存在する場合には、メインメモリ50を読みに行く必要がなくなるため、下位バス40のバス負荷が低減され、この結果下位バス40のスループットが向上する。また、CPUが自らの発したトランザクションに対するレスポンスを得るまでのレイテンシも短くなる。

【0044】さらに、この構成では、上位バス20、22をスプリットバスとしたことにより、上位バスのスループットを向上させることができる。すなわち、この構成では、上位バス20、22のトランザクションを下位バス40に転送する必要がある場合には、そのトランザクションをスプリットすることができるので、その間上位バス20、22に他のトランザクションを発行することができ、全体として上位バスのスループットを向上させることができる。

【0045】なお、図1の構成はあくまで一例であり、 上位バス及び下位バスには、物理的制約を満たす範囲内 であれば、CPU及びバスブリッジをいくつでも接続す ることができる。

【0046】さて、図1の構成において、CPU10~15にそれぞれ専用キャッシュ(以下、CPUキャッシュと呼ぶ)を設けた場合を考える。このように各CPUに専用のCPUキャッシュを設ければ、上位バス20、22に発行されるトランザクションが少なくなるので、上位バス20、22のスループットを向上させることができる。ただし、この場合には、CPUキャッシュ、ブリッジキャッシュ、及びメインメモリの間のデータの一貫性(キャッシュ・コンシステンシ)を保つ必要がある。

【0047】キャッシュ・コンシステンシを維持するためのプロトコルとしては、従来より様々な方式が提案されているが、その代表的なものにMESIプロトコルがある。MESIプロトコルは、ライトバック・キャッシュのためのキャッシュ・コンシステンシ・プロトコルの一つであり、各キャッシュプロックに対してM、E、

S, Iの4種類のいずれかのステート(状態)を与え、キャッシュブロックの読み込み、書き換えの際にそのステートを一定の規則にしたがって制御することによりキャッシュ・コンシステンシを維持する。

【0048】ここで、M, E, S, Iの各ステートの示す意味は以下の通りである。

【0049】M(Modify):そのブロックの更新されたデータ(すなわち、そのブロックの最新のデータ)をそのキャッシュだけが持つ。

【0050】E(Exclusive):そのブロックに関しメインメモリと同一内容のデータをそのキャッシュだけが持つ。

【0051】S(Shared):そのブロックに関しメインメモリと同一内容のデータを持つが、他のキャッシュも当該データを持っている可能性がある。

【0052】 I (Invalid) : そのブロックは無効である。

【0053】キャッシュプロックの読み込み、書き換え などの操作を行った場合のステートの制御については、 MESIプロトコルに規則が定められている。例えば、 あるCPUのキャッシュのステートSのキャッシュプロ ックにライト(書込み)が行われる場合について説明す る。この場合、他のCPUのキャッシュが当該キャッシィ ュブロックをステートSで持っている可能性がある。し たがって、ライトを行うCPUは、他のキャッシュの当 該キャッシュプロックを無効化するため、インバリデー ト(Invalidate: 無効化)・トランザクションを発行す る。これを受けた他のCPUは、自らのキャッシュの当 該キャッシュブロックのステートをⅠとし、ライトを行 うCPU自体は所望のライト処理を行ったのち当該キャ ッシュブロックのステートをMに変更する。このような 操作により、CPUがキャッシュ内の古いデータを使用 するおそれが無くなり、キャッシュ・コンシステンシが

保たれる。すなわち、あるキャッシュがステートSのブロックを持っている場合において当該ブロックについてライト(データの書換え)を行う場合には、キャッシュ・コンシステンシ維持のためには、他のキャッシュの当該ブロックを無効化する。

【0054】また、別の例としては、あるキャッシュがステートEのブロックを持っている場合において当該プロックに対してライトを行う場合には、他のキャッシュはすべて当該ブロックを持っていない(ステートI)ので、他のキャッシュに対して何ら手当てをすることなくライト処理を行うことができる。MESIプロトコルには、その他詳細な規則が定められているが、ここでは省略する。

【0055】本実施形態では、基本的にこのMESIプロトコルを用いてキャッシュ・コンシステンシの管理を行うが、MESIプロトコル自体は1階層のキャッシュシステムについて規定したものであり、本実施形態のようなキャッシュが複数階層構成となっているものに対しては、そのままで利用することはできない。そこで本実施形態では、上記MESIプロトコルを次のように拡張する。

【0056】すなわち、この拡張プロトコルでは、MESIの各ステートは、同レベルにあるキャッシュ同士の関係を示すものと規定する。CPUキャッシュのステートは他のCPUキャッシュとの関係を示すものとし、ブリッジキャッシュのステートは他のブリッジキャッシュとの関係を示すものとする。この場合、CPUキャッシュのステートは前述したものと同じ意味となるが、ブリッジキャッシュのステートの意味は以下に示す通りとなる

【0057】M:そのブロックの更新されたデータ(すなわち、そのブロックの最新のデータ)を、そのブリッジキャッシュ自体又はそのブリッジキャッシュの上位のCPUキャッシュが持つ。

【0058】E:そのブリッジキャッシュは、そのブロックに関しメインメモリと同一内容のデータを有しており、他のブリッジキャッシュは当該ブロックのデータを有しない。

【0059】S:そのブロックに関しメインメモリと同一内容のデータを持つが、他のブリッジキャッシュも当該データを持っている可能性がある。

【0060】 I:そのブロックは無効である。

【0061】なお、ここで、「ブリッジキャッシュの上位のCPUキャッシュ」とは、あるブリッジキャッシュに対し、バスブリッジ及び上位バス経由で接続されたCPUのキャッシュのことを示すものとする。逆に「CPUキャッシュの下位のブリッジキャッシュ」とは、あるCPUキャッシュに対し、上位バス及びバスブリッジを経由して接続されたブリッジキャッシュのことを示すものとする。また、「キャッシュのステート」と言った場

合、そのキャッシュにおける、現在注目しているキャッシュプロック(すなわち、現在のトランザクションの要求アドレスに対応するキャッシュプロック)のステートのことを示すものとする。

【0062】そして、本実施形態では、ブリッジキャッ シュのステートとCPUキャッシュのステートとの関係 に一定の制約を与えることにより、ブリッジキャッシュ とCPUキャッシュとのマルチレベル包含性(MLI) を保証し、多階層のキャッシュシステムにおけるキャッ シュ・コンシステンシを維持する。ここで、MLIと は、多階層のキャッシュシステムにおけるキャッシュ・ コンシステンシの制御を容易ならしめるために採用され る制約の一種であり、CPUキャッシュに存在するデー 夕は必ずその下位のブリッジキャッシュに存在するとい う性質のことをいう。なお、本実施形態においては、M LIを採用するため、ブリッジキャッシュの容量は、少 なくともその上位のCPUキャッシュの容量の総和以上 となっている。MLIを維持するようにキャッシュを制 御するようにすれば、システムを簡単な回路で構成する ことができ、余計なバス・トランザクションの発生を抑

制することができる。

【0063】本実施形態では、MLIを維持するために、ブリッジキャッシュのステートに基づきCPUキャッシュの取り得るステートに制約を与える。本実施形態では、この制約として、以下に示す2種類の制約のいずれかを採用する。

【0064】まず、第1の制約(以下、「制約1」と呼ぶ)を表1に示す。

[0065]

【表1】

ブリッジキャッシュ	CPUキャッシュ
м	M. E. S. I
E	S, I
s	S. I
I	1
·	

次に、第2の制約(以下、「制約2」と呼ぶ)を表2に 示す。

[0066]

【表2】

ブリッジキャッシュ	С	P	U ÷	*	~	シ	<u> </u>
М	М.		E,	s		ı	
E			E.				
S	s,			-	-		
Ţ	I						

表1及び表2は、ブリッジキャッシュのステートがM, E, S, Iのそれぞれの場合におけるそのブリッジキャッシュの上位のCPUキャッシュが取り得るステートの種類を示している。

【0067】制約1及び制約2は、ブリッジキャッシュのステートがM、S、Iの時については共通である。

【0068】制約1及び制約2では、ブリッジキャッシュのステートがIである場合にCPUキャッシュのステートはIしか認めないことにより、ブリッジキャッシュに無いデータ(キャッシュブロック)はその上位のリーダーCPUキャッシュにも無いということを保証する。

ダーCPUキャッシュにも無いということを保証する。 【0069】また、制約1及び制約2では、ブリッジキャッシュのステートがSである場合には、CPUキャッシュのステートにS又はIを認める。前述したように、ブリッジキャッシュのステートがSとなるのは、ブリッジキャッシュが下位バスから新たなデータを読み込んだときに他のブリッジキャッシュが同一データをもつている場合である。ここで、CPUキャッシュのステートを制約1又は2のごとく制限しておけば、CPUキャッシュがそのデータをブリッジキャッシュから読み込んだときにCPUキャッシュのステートがSとなる。これにより、次にそのCPUキャッシュにおいてそのデータの書換え(ライト)が行われる場合には、必ず他のキャッシュの無効化のためのトランザクション(インバリデー ト:Invalidate)が発行される。そして、そのインパリデートをそのCPUの下位のパスプリッジが受け取ってそのパスプリッジから下位パスにもインパリデートを発行することにより、他のプリッジキャッシュ(及びその上位のCPUキャッシュ)にある当該データを無効化することができる。

【0070】また、制約1及び制約2では、ブリッジキャッシュのステートがMである場合にCPUキャッシュのステートとしてM、E、S、Iのすべてのステートを認める。本実施形態において、ブリッジキャッシュのステートがMになるのは、上位のCPUにおいてライト動作が行われた場合である。したがって、この場合は、CPUキャッシュにはすべてのステートを認めておく必要がある。

【0071】制約1と制約2の相違点は、ブリッジキャッシュがEのときに制約2ではCPUキャッシュのステートとしてM、Eを認めるが、制約1ではM、Eを認めないという点である。

【0072】ブリッジキャッシュがEとなるのは、ブリッジキャッシュが下位バスから新たなデータを読み込んだときに他のブリッジキャッシュが同一データをもっていない場合である。この場合において、あるCPUキャッシュがブリッジキャッシュからそのデータを読み込んだ場合、制約2では同一上位バス上の他のCPUキャッ

シュがそのデータを持っていない場合には、そのCPU キャッシュのステートをEとすることを認める。これに 対して制約1では、同じ状況でそのCPUキャッシュの ステートをSとする。

【0073】制約2では、CPUキャッシュがあるデータをステートEで持っている場合においてそのデータを書き替えるときには、そのCPUは外部に何ら信号を発せずに書き替えを実行し、その結果CPUキャッシュのステートがMに変わる。この制約2では、ブリッジキャッシュのステートがEである場合に、その上位のCPUが最新のデータを持っているかどうかを知るには、上位バスをスヌープするなどの処理が必要がある。

【0074】一方、制約1では、ブリッジキャッシュがあるデータをステートEで持っている場合に、その上位のCPUキャッシュが当該データを持っている場合にはそのステートはSになる。したがって、CPUキャッシュが当該データを書き替える場合には上位バス上に必ずインバリデートが発行されるため、ブリッジキャッシュはそのインバリデートを受け取ることにより、CPUキャッシュのデータが書き替えられたことを知ることができる。このときブリッジキャッシュのステートはMに変わる。したがって、制約2によれば、ブリッジキャッシュには最新のデータが存在しないことが保証される。

【0075】本実施形態では、このように、ブリッジキャッシュとその上位のCPUキャッシュとのステートの関係に制約を与えることにより、無用なバス・トランザクションを増やさずにキャッシュ・コンシステンシを維持することができる。

【0076】 [バスブリッジの動作] 本実施形態では、バスブリッジの働きにより、以上説明した制約を満たし、キャッシュ・コンシステンシを維持する。以下、本実施形態のバスブリッジ及びブリッジキャッシュの動作について説明する。

【0077】[1]上位バスに発行されたトランザクションに対する基本動作

まず、CPUから上位バスに発行されたトランザクションを受け取った場合のバスブリッジの一連の動作について説明する。

【0078】本実施形態においては、上位バスには以下 / のトランザクションが定義されている。

【0079】(1) Read (リード):アドレスで示されたキャッシュブロックを読み込む。CPUからリードのリクエストが出され、CPUキャッシュでミスした場合(すなわち、リード・リクエストの要求データがCPUキャッシュ内になかった場合)に発行される。

【0080】(2) Invalidate(インバリデート):他のCPUキャッシュに存在するアドレスで示されたキャッシュブロックを無効化する。CPUからラ

イトのリクエストが出され、CPUキャッシュでヒット したもののそのCPUキャッシュのステートがSであっ た場合(ライト・リクエストの要求データがCPUキャッシュ内にステートSで存在した場合)に発行される。

【0081】(3) Read&Invalidate (リード・アンド・インパリデート):他のCPUキャッシュに存在するアドレスで示されたキャッシュブロックを無効化し、当該アドレスで示されたキャッシュブロックを読み込む。CPUからライト・リクエストが出され、CPUキャッシュでミスした場合に発行される。

【0082】(4) WriteBack(ライトバック):アドレスで示されたキャッシュブロックを下位のブリッジキャッシュに書き戻す。CPUのリクエストによりCPUキャッシュに空きブロックを作る必要があるときに発行される。

【0083】なお、以上は、メインメモリのデータに対するトランザクション(メモリ・トランザクション)のみである。このほかにも I / O装置に対するトランザクション(I / Oトランザクション)があるが、これについての説明は省略する。

【0084】[1.1]下位バス出力判定 上位バスにトランザクションが発行された場合、バスブリッジはまずそのトランザクションをスプリットする必要がないか判定し、スプリットする場合には下位バスに発行するトランザクションの種類を決定する。

【0085】ここで、下位バスには、次に示すトランザクションが定義されている。

【0086】(1) Read(リード): 指定されたアドレスのキャッシュブロックを読み込む。

【0087】 (2) Invalidate (インバリデート):他のブリッジキャッシュに存在する指定されたアドレスのキャッシュブロックを無効化する。

【0088】(3) Read&Invalidate (リード・アンド・インパリデート):他のブリッジキャッシュに存在する指定されたアドレスのキャッシュブロックを無効化し、当該アドレスで示されたキャッシュブロックを読み込む。

【0089】(4)WriteBack(ライトバック):指定されたアドレスのキャッシュブロックを下位のメインメモリに書き戻す。

【0090】なお、下位バスにも上位バス同様 I / Oトランザクションが定義されているが、ここでは省略する。

【0091】 [1.1.1] 制約1を採用する場合制約1を採用する場合には、バスプリッジは表3に示す規則にしたがってスプリットの要否の判定及び下位バスに発行するトランザクションを決定する。

[0092]

【表3】

	上位バス・トランザクション					
フリッジキャッシュ ステート	Read	Read &Invalidate	Invalidate	Write Back		
M	0	0	0	0		
E	0	0	0	×		
8	0	Invalidate	Invalidate	×		
I	Read	Read&Invalidate	×	×		

〇:下位パスにトランザクションを発行しない

×:あり得ない

表3に示すように、バスブリッジは、自らの上位バスに発行されたトランザクションの種類とそのトランザクションを受け取ったときのブリッジキャッシュのステートとに基づき、スプリットするか否か及びスプリットする場合における下位バスに発行するトランザクションの種類を決定する。なお、以下においては、「ブリッジキャッシュがX(XはM、E、S、Iのうちのどれかのステート)である」とは、バスブリッジがトランザクションを受け取った場合において、そのトランザクションのアドレスに対応する当該ブリッジキャッシュのブロックのステートがXであることを意味する。

【0093】表3に示すように、上位バスにReadが発行された場合、バスブリッジは、ブリッジキャッシュがIの場合にのみ、上位バスのReadをスプリットして下位バスにReadを発行する。なお、ブリッジキャッシュがM、E、Sのいずれかである場合は、Readトランザクションの要求アドレスはブリッジキャッシュ又は同一上位バス上のCPUキャッシュに存在するので、要求元CPUはそれらから要求データを得ることができる。したがって、この場合は下位バスにはトランザクションが発行されない。なお、バスブリッジが上位バスのReadをスプリットしなかった場合には、上位バスだけでトランザクションが完了し、ブリッジキャッシィュのステートはトランザクションの前と変化しない。

【0094】上位バスにRead&Invalidateが発行された場合は、バスブリッジは、ブリッジキャッシュがS又はIのときにトランザクションをスプリットする。まず、ブリッジキャッシュがSの場合には、バスブリッジは上位バスのRead&Invalidateを発行する。この場合は、Read&Invalidateで要求されるデータはブリッジキャッシュに存在するので、バスブリッジは、当該データをスプリット

終了信号と共に要求元CPUに返し、他のバスブリッジ のブリッジキャッシュを無効化するために下位バスにⅠ nvalidateを発行する。一方、ブリッジキャッ シュのがIの場合には、バスブリッジはトランザクショ ンをスプリットし、下位バスに対してRead&Inv alidateを発行する。この場合は、Read&I nvalidateで要求されるデータはプリッジキャ ッシュに存在しないので、バスブリッジは、当該データ を入手しかつ他のパスプリッジのブリッジキャッシュを 無効化するため、下位パスにRead&Invalid ateを発行する。なお、ブリッジキャッシュがM又は Eの場合は、バスブリッジはトランザクションをスプリ ットしない。ステートがM又はEということは、当該ブ リッジキャッシュ又はその上位のCPUキャッシュに要 求データが存在し、他のブリッジキャッシュ及びその上 位のCPUキャッシュにはその要求データが存在しない からである。なお、ブリッジキャッシュがM又はEの場 合は、トランザクション終了後のブリッジキャッシュの ステートは共にMとなる。

【0095】上位バスにInvalidateが発行された場合は、バスブリッジは、ブリッジキャッシュがSの場合に、上位バスのInvalidateを発行する。ブリッジキャッシュがSであるため、他のブリッジキャッシュが同じデータを持っている可能性があるからである。そして、ブリッジキャッシュのステートがM又はEの場合は、バスブリッジはトランザクションをスプリットしない。この場合、他のブリッジキャッシュは無効化対象のデータ(ブロック)を有していないからである。なお、ブリッジキャッシュがIである場合は、CPUから上位バス上にInvalidateが発行されることはない。ブリッジキャッシュがIの場合その上位のCPUキャッシュのステートは必ずIであるが、Inv

alidateはCPUキャッシュがステートSのときにライト動作を行う場合にしか発行されないからである。なお、上位バスに発行されたInvalidateが終了した後は、ブリッジキャッシュのステートはMとなる。

【0096】また、上位バスに発行されたトランザクションがWriteBackであった場合は、トランザクションのスプリットは行われない。WriteBackトランザクションでは、CPUキャッシュにある最新データをブリッジキャッシュに書き戻すだけなので、他のバスブリッジには何ら影響がないからである。なお、WriteBackが発行されるのはCPUキャッシュがMのブロックを持っている場合だけであり、制約1ではCPUキャッシュがMとなり得るのは下位のブリッジキャッシュがE、S、Iのときは上位バス上にWriteBackが発行されることはない。

【0097】以上説明した規則にしたがってバスブリッジが下位バスに発行するトランザクションを決定することにより、表1に示したブリッジキャッシュとCPUキャッシュとの制約1を満足させ、キャッシュ・コンシステンシを維持することができる。

【0098】そして、バスブリッジは、このようにして 快定されたトランザクションを下位バスに発行する。こ の下位バスに発行されたトランザクションを受け取った 他のバスブリッジの動作については後の[2]節におい て説明する。

【0099】次に、以上説明した規則の変形例について説明する。変形例では、上位バスのトランザクションの要求アドレスが、命令コードを指すものか、それともいわゆる「データ」(非命令コード)を指すものかを判定し、この判定を下位バスに発行するトランザクションの種類の決定に反映させる。ここで、Invalidate及びRead&Invalidate(以下、Invalidate系と呼ぶ)は、CPUがライトを行う場合に発行されるものなので、命令コードを要求することはほとんどない。したがって、この変形例では、Readについてのみ、命令コードを要求する場合とデータを要求する場合とでスプリット時に下位バスに発行するトランザクションの種類を変える。この変形例における規則を表4に示す。

【0100】 【表4】

	上位バス・トランジクション					
フリンジャャンシュ ステート	Rea 命令コート		Read &Invalidate	Inval idate	WriteBack	
M	0	0	0	0	.0	
E	0	0	0	0	×	
8	0	. 0	Inval idate	Invalidate	×	
I	Read	Read & Invalidate	Read&Invalidate	×	×	

〇:下位パス化トランザクションを発行しない

×:あり得ない

表4は、Readの欄以外は表3と全く同じである。表 / 4から分かるように、この変形例では、上位バスに発行されたReadをスプリットするときに、そのReadトランザクションが命令コードを要求するものである場合には下位バスにReadを発行し、データを要求するものである場合には下位バスにRead&Invalidateを発行する。

【0101】すなわち、この変形例では、上位バスのReadがデータ(非命令コード)を要求する場合は、スプリットの際にバスブリッジは、下位バスにRead&Invalidateを発行することにより、当該デー

タを得ると共に他のブリッジキャッシュの当該データのブロックを無効化する。これにより、バスブリッジは、下位バスから得られた当該データをブリッジキャッシュにステートMで登録することが可能となる。なお、当該データを読み込んだときにブリッジキャッシュのステートをMにするための機構については後のブリッジキャッシュの次ステートの決定方法の説明において説明する。

【0102】命令コードは、読み込まれた後に書き替えられることはないが、データ(非命令コード)は、読み込まれた後に書き替えられる可能性が高い。キャッシュ内のデータを書き替える場合、そのデータが含まれるキ

ャッシュブロックのステートがSであれば、Inval idateを発行して他のキャッシュの当該ブロックを 無効化する必要がある。したがって、データをブリッジ キャッシュに読み込んだときにステートSで登録したと すると、そのデータが書き替えられるときにバスブリッ ジから下位バスにInvalidateを発行する必要 が出てくる。この場合、データの読み込みのときに1回 (Read)、データの書き替えのときに1回(Inv alidate)の合計2回、下位バスにトランザクシ ョンが発行されることになる。これに対して、本変形例 では、書き替えられる可能性が高いデータをブリッジキ ャッシュに読み込む必要があるときには、下位バスにR eadではなくRead&Invalidateを発行 することにより予め他のブリッジキャッシュを無効化 し、そのデータをステートMでプリッジキャッシュに登 録することにより、データの書き替えのときには下位バ スにトランザクションを発行する必要がなくなる。した がって、本変形例では、データを読み込んだあとそのデ ータに書き替えを行う場合、読み込みの時点で下位バス

にRead&Invalidateを1回発行するのみでよく、上記表3の場合に比べて下位バスに発行するトランザクションの回数を減らすことができる。データ(非命令コード)は書き替えられる可能性は高いので、本変形例の手法による下位バス負荷低減の効果は高い。【0103】なお、本変形例では、上位バスのReadが命令コードを要求するものであった場合は、表3の場合と同様、スプリット時には下位バスにReadを発行する。これにより、下位バスから得られた命令コードはバスブリッジにステートE又はSで登録される。

【0104】 [1.1.2] 制約2を採用する場合制約2を採用する場合、バスブリッジは、上位バスに発行されたトランザクションを受け取ると、そのトランザクションの種類とそのトランザクションを受け取ったときのブリッジキャッシュのステートとに基づき、表5に示す規則にしたがってスプリットの要否の判定及び下位バスに発行するトランザクションを決定する。

【0105】 【表5】

	上位パス・トランザクション					
プリッジキャッシュ ステート	Read	Read &Invalidate	Invalidate	WriteBack		
М	0	0	0 .	0		
E	0	0	0	0		
8	0	Invalidate	Invalidate	×		
I	Read	Read& Invalidate	×	×		

〇:下位パスにトランザクションを発行しない

×:あり得ない

表5の規則と前記制約1に対する表3の規則との違いは、ブリッジキャッシュのステートがEのときに上位バスにWriteBackが発行される可能性があるか否かの違いである。制約1では、ブリッジキャッシュのステートがEの場合、CPUキャッシュにステートEを認めず、したがつてCPUキャッシュがステートMとなることはない(表1参照)ので、CPUからWriteB/ackが行われることはない。これに対して、制約2では、CPUキャッシュにステートEを認めており(表2参照)、CPUキャッシュのステートEのブロックがCPUからの書き換えにより、バスブリッジが関知しないままステートMとなっている可能性がある。したがって、制約2では、ブリッジキャッシュがステートEのときに、上位のCPUキャッシュからWriteBackが行われる可能性がある。

【0106】表5の規則と前記表3の規則との相違はこの点のみであり、上位パス・トランザクションのスプリ

ットの決定及び下位バスに発行するトランザクションの 決め方については、表5の規則は表3の規則と同一であ る。

【0107】以上説明した規則にしたがってバスプリッジが下位バスに発行するトランザクションを決定することにより、表2に示したブリッジキャッシュとCPUキャッシュとの制約2を満足させ、キャッシュ・コンシステンシを維持することができる。

【0108】 [1.2] ブリッジキャッシュの次ステート

次に、上位バスからのトランザクションによるブリッジキャッシュのステート遷移について、その上位バス・トランザクションをスプリットしない場合とスプリットする場合に分けて説明する。なお、ブリッジキャッシュの次ステートの決定の仕方は、制約1及び制約2のいずれを採用した場合も同じである。

【0109】まず、スプリットしない場合について説明

する。ここで、上位バス・トランザクションがRead 又はWriteBackであった場合には、ブリッジキャッシュのステートは当該トランザクションの前後で変化しない。一方、上位バス・トランザクションがInvalidate系であった場合には、当該トランザクション終了後のブリッジキャッシュのステートはMとする。Invalidate系トランザクションはデータの書き替えのために発行されるからである。

【0110】次に、スプリットする場合について説明す

る。この場合、トランザクション終了後のブリッジキャッシュのステート(以下、次ステートと呼ぶ)は、バスブリッジから下位バスに発行したトランザクションとこのトランザクションに対する下位バスのスヌープ結果に基づいて決定する。

【0111】表6は、ブリッジキャッシュの次ステートの決定規則を示す表である。

[0112]

【表6】

下位パスに発行した トランザクション	下位バスのスヌーブ給果			
	ミス .	ніт	нітм	
Read Invalidate	E	S M	S M	
Read&Invalidate	M	M	M	

ここで、スヌープ結果について説明する。バス上にトラ ンザクションが発行された場合、そのバスに接続された エージェント(CPUやバスブリッジ等)は、そのトラ ンザクションの要求アドレスについて、最新データ(す なわち、ステートM)を持っているか、メモリと同内容 のデータ(ステートE又はS)を持っているか、を示す 信号をバス上に出力する。この信号をスヌープ出力とい う。以下、簡単のため、最新データを持っていることを 示す信号をHITM、メモリと同内容のデータを持って いることを示す信号をHITという。より詳しく説明す れば、本実施形態では、バスにはHITM用の信号線と HIT用の信号線が設けられており、トランザクション を受け取ったエージェントは、要求されたブロックをス テートMで持っている場合にはHITMをアサートし、 要求されたプロックをステートE又はSで持っている場 合にはHITをアサートする。そして、エージェントが トランザクションの要求アドレスに対応するブロックを 持っていない場合 (ステートIのとき) には、HITM もHITもアサートされず、この状態を「ミス」と呼

【0113】トランザクション発行元のエージェントは、他のエージェントからのスヌープ出力のワイヤードORをスヌープ結果として受け取る。したがって、スヌープ結果がHITMの場合は、バス上に当該トランザクションの要求アドレスに対応するブロックをステートMンで持っているエージェントが存在することを意味し、スヌープ結果がHITの場合は、バス上に当該トランザクションの要求アドレスに対応するブロックをステートE又はSで持っているエージェントが存在することを意味する。そして、スヌープ結果がミスの場合、すなわちHITMでもHITでもない場合は、バス上に当該トランザクションの要求アドレスに対応するプロックを持っているエージェントがないこと意味する。

【0114】表6に示すように、パスプリッジが下位パスにReadを発行した場合には、下位パスのスヌープ

結果によってブリッジキャッシュの次ステートを変える。すなわち、下位バススヌープ結果がHIT又はHITMであったときは次ステートをSとし、下位バススヌープ結果がミスであったときは次ステートをEとする。一方、バスブリッジが下位バスにInvalidate系トランザクションを発行した場合には、下位バスのスヌープ結果によらず次ステートをMとする。

【0115】以上説明したようにブリッジキャッシュの次ステートを決めることにより、ブリッジキャッシュ同士の間のキャッシュ・コンシステンシを維持することができる。

【0116】 [1.3] スプリット応答時における上位 バスへのスヌープ出力

パスプリッジが上位バスに発行されたトランザクション をスプリットした場合、そのバスブリッジは、スプリッ ト時に下位バスに発行したトランザクションに対する他 の下位パスエージェントからの応答を受け取り、その結 果に基づきトランザクション発行元のCPUに対して応 答を行う必要がある。バスブリッジからトランザクショ ン発行元CPUへのこのような応答のことをスプリット 応答トランザクションという。バスブリッジは、下位バ スエージェントからの応答が揃ったところで上位バスに アービトレーションを行って上位バスの使用権を獲得 し、上位バスに対し必要な情報を含んだスプリット応答 トランザクションを発行する。本実施形態では、このス プリット応答トランザクションのときにバスブリッジか ら上位バスに対して所定の規則にしたがったスヌープ出 カを発し、このスヌープ出力により発行元CPUのキャ ッシュのステートを制御する。

【0117】従来の一階層のキャッシュシステムについてのMESIプロトコルでは、CPUからバス上にトランザクションが発行されたときに、そのバスのスヌープ結果から当該CPUのキャッシュの次ステートを決定する規則が定められている。その規則によれば、CPUからバスにReadが発行された場合、スヌープ結果がミ

スの場合は当該CPUキャッシュのステートをEに変え、スヌープ結果がHIT又はHITMの場合は当該CPUキャッシュのステートをSに変える。また、その規則では、CPUからバスにInvalidate系トランザクションが発行された場合は、スヌープ結果にかかわらず当該CPUキャッシュのステートをMに変える。【0118】本実施形態では、CPUキャッシュは従来の一階層キャッシュ用のMESIプロトコルにしたがっており、したがってCPUキャッシュのステートはその規則にしたがって遷移する。そして、本実施形態では、

その規則を利用してバスブリッジからのスヌープ出力によりその上位のCPUキャッシュのステートを制御することにより、制約1又は制約2の関係を維持する。

【0119】 [1.3.1] 制約1を採用した場合本実施形態において制約1を採用した場合には、バスブリッジは、スプリットを行った場合に、下位バスに発行したトランザクションの種類に基づき、表7の規則に従って上位バスに発行するスヌープ出力を決定する。

【0120】【表7】

	下位パスのスヌープ結果			
下位バス に 発行した トランザクション	3.7	ніт	нітм	
Read Invalidate Read&Invalidate	HIT(S) ミス(M) ミス(M)	HIT(S) ミス(M) ミス(M)	HIT (S)	

(柱)括弧()はトランザクション発行兄のCPUキャッシュの最終ステート

表7において、下位バスに発行したトランザクションが Readの場合、バスブリッジは下位バスのスヌープ結 果にかかわらず上位バスにスヌープ出力としてHITを アサートする。下位バス・スヌープ結果がHIT又はH_ ITMの場合は、他のブリッジキャッシュに当該ブロッ クがあると言うことなので、トランザクション発行元の CPUの次ステートをSにする必要がある。ここでCP W中华ッシュは前述したIMB唐中ヤッシュNe対するMB SIプロトコルにしたがってステート遷移するので、次 ステートをSにするにはスヌープ結果としてHITを受 け取る必要がある。そこで、バスブリッジはスプリット 応答トランザクション時に上位バスに対してHITをア サートし、上位パス上のトランザクション発行元CPU は、そのHITを受けてCPUキャッシュの対応キャッ シュプロックのステートをSとする。また、表7の規則 では、下位パス・スヌープ結果がミスのときにも上位バ スにHITをアサートすることにより、表1に示した制 約1を満足するようにしている。すなわち、下位バス・ スヌープ結果がミスのときには、他のブリッジキャッシ ュに当該プロックを持っているものはないので、ブリッ ジキャッシュの当該プロックの次ステートはEとなる (表6参照)。したがって、この場合に制約1を満たす ためには、トランザクション発行元CPUのキャッシュン の次ステートをSにする必要がある。このため、表7の

規則では、下位バス・スヌープ結果がミスの場合にも上位バスに対してHITをアサートする。

【0121】また、下位バスに発行したトランザクションが Invalidate系の場合には、バスブリッジは上位バスに対してHITもHITMもアサートしない(すなわち、ミス)。この場合、スプリット前の上位バスのトランザクションも Invalidate系であるので、トランザクションを行ってのCPUますの次ステートはMとなる。このとき、ブリッジキャッシュの次ステートもMとなるので(表6参照)、この場合も制約1を満足する。

【0122】このように、表7の規則にしたがってスプリット応答時のスヌープ出力を生成することにより、スプリットを行った場合においても前記制約1を満足することができ、この結果MLIを満たし、キャッシュ・コンシステンシを維持することができる。

【0123】[1.3.2] 制約2を採用した場合本実施形態において制約2を採用した場合には、バスブリッジは、スプリットを行った場合に、下位バスに発行したトランザクションの種類に基づき、表8の規則に従って上位バスに発行するスヌープ出力を決定する。

[0124]

【表8】

	下位バスのスヌープ結果			
下位バス に 発行した トランザクション	ミス	ніт	нітм	
Read Invalidate Read@invalidate	ミス (E) ミス (M) ミス (M)	HIT(S) ミス(M) ミス(M)	HIT(S) ミス(M) ミス(M)	

(注)括弧()はトランザクション発行元のCPUキャッシュの最終ステート

表8の規則と前記表7に示した制約1の場合の規則との 相違は、パスプリッジから下位パスに発行したトランザ クションがReadで下位パスのスヌープ結果がミスの 場合のスヌープ出力の決め方である。すなわち、表8の 規則では、このような場合のバスブリッジから上位バス へのスヌープ出力をミスとしている。

【0125】バスブリッジから下位バスに発行したトランザクションがReadで下位バスのスヌープ結果がミスの場合、ブリッジキャッシュの次ステートはEとなるが、制約2ではブリッジキャッシュのステートがEとなる合、その上位のCPUキャッシュのステートがEとなることを許す。したがって、この場合におけるバスブリッジからのスプリット応答トランザクションにおいてスヌープ出力をミスとすることにより、このスヌープ出力を受け取ったトランザクション発行元のCPUのCPUキャッシュの次ステートをEとすることができる。

【0126】このように、表8にしたがってスプリット 応答時のスヌープ出力を生成することにより、スプリットを行った場合においても前記制約2を満足することができ、この結果MLIを満たし、キャッシュ・コンシステンシを維持することができる。

【0127】[2]下位バス上に発行されたトランザクションに対する基本動作

他のバスブリッジから下位バス上に発行されたトランザクションを受け取ったバスブリッジの一連の動作について説明する。すなわち、ここでは、他のバスブリッジが自分の上位のCPUからのトランザクションをスプリットして下位バスにトランザクションを発行した場合に、その下位バス・トランザクションを受け取ったバスブリッジの動作を説明する。

【0128】 [2.1] 上位バス出力判定 下位バス・トランザクションを受け取ったバスブリッジは、その下位バス・トランザクションの種類と現在のブリッジキャッシュのステートとに基づき、上位バスに発行すべきトランザクションを決定する。

【0129】 [2.1.1] 制約1を採用する場合制約1を採用する場合には、下位バス・トランザクションを受け取ったバスブリッジは、次の表9に示す規則にしたがって、上位バスに発行するトランザクションを決定する。

【0130】 【表9】

	下位パス・トランザクション			
ブリッジキャッシュ ステート	Read	Read&lavalidate luvalidate	SriteBack	
м .	Read	Iqvalidate	×	
E S	00	Invalidate	×	
Ī	0	0	lô	

〇:上位バスにトランザクションを発行しない ×:あり得ない

すなわち、下位バス・トランザクションがReadの場 合、そのトランザクションを受け取ったパスブリッジ は、自分のプリッジキャッシュのステートがMの場合に のみ上位バスに対してReadを発行する。ブリッジキ ャッシュのステートがMの場合、そのバスブリッジの上 位のCPUが当該ブロックの最新データを持っている可 能性があるからである。このようにしてバスブリッジか ら上位バスにReadが発行された場合、そのRead を受け取ったCPUがそのReadの要求するキャッシ ュプロックをMステートで持っていれば、そのCPUは 上位バスに対してスヌープ出力としてHITMをアサー トすると共に、当該Mステートのプロックをバスプリッ ジに返す。このとき、そのCPUのキャッシュのステーノ トはSに変化する。これを受け取ったバスブリッジは、 このプロックを下位バスを介して下位バス・トランザク ション発行元のバスブリッジに返す。そして、この下位 バス・トランザクション発行元のバスブリッジは、下位 バスから受け取った最新のデータをスプリット広答とし てReadの発行元のCPUに返す。

【0131】下位バス・トランザクションがReadの場合においてブリッジキャッシュのステートがM以外の場合は、ここではCPUキャッシュとブリッジキャッシュは制約1を満足しているので、当該ブリッジキャッシ

ュの上位のCPUキャッシュには要求ブロックをステートMで持っているものはない。したがって、バスブリッジは上位バスに対してトランザクションを発行する必要がない。

【0132】また、下位バス・トランザクションがInvalidateまたはRead&Invalidateの場合、そのトランザクションを受け取ったバスブリッジは、自分のブリッジキャッシュのステートがM, E, Sの場合に上位バスに対してInvalidateを発行する。すなわち、ブリッジキャッシュのステートがM, E, Sの場合、その上位のCPUキャッシュが無効化すべきデータを持っている可能性があるので、バスブリッジは上位バスにInvalidateを発行する。一方、ブリッジキャッシュのステートがIの場合は、その上位のCPUキャッシュにはトランザクションを発行する必要がない。

【0133】そして、下位バス・トランザクションがWriteBackの場合は、バスブリッジは、上位バスにトランザクションを発行しない。バスブリッジが下位バスにWriteBackを発行するのは、自分のブリッジキャッシュのブロックをエピクションしてメインメモリに書き戻す場合であり、WriteBackの発行

元は他のバスブリッジに対してデータの要求も無効化の 要求もしていないからである。

【0134】以上説明した規則にしたがってバスブリッジが上位バスに発行するトランザクションを決定することにより、ブリッジキャッシュとCPUキャッシュとの制約1(表1)を満足させ、キャッシュ・コンシステンシを維持することができる。

【0135】[2.1.2]制約2を採用する場合

制約2を採用する場合、バスブリッジは、下位バスのトランザクションを受け取ると、そのトランザクションの 種類とそのトランザクションを受け取ったときのブリッジキャッシュのステートとに基づき、表10に示す規則 にしたがって上位バスに発行するトランザクションを決定する。

【0136】 【表10】

	下位パストランザクション				
ブリッジキャッシュ ステード	Read	Read&Invalidate invalidate	FriteBack		
М	Read	Invalidate	×		
ε	Read	Invalidate	×		
S	0	Invalidate	×		
I	0	10	0		

〇:上位パスにトランザクションを発行したい ×:あり得たい

表10の規則は、下位バスから受け取ったトランザクションがReadでかつブリッジキャッシュのステートが Eである場合において上位バスへReadを発行する点が、制約1における表9の規則と異なる。

【-0-1-3-7】制約・2-では、ブリッジキャッシュのステー トがEのときに、その上位のCPUキャッシュがステー トMとなっている(すなわち、CPUキャッシュが最新 のデータを持っている)可能性がある。したがって、下 位パスから受け取ったトランザクションがReadでか つブリッジキャッシュのステートがEである場合には、 パスプリッジは上位バスに対してReadを発行する。 もしそのバスブリッジの上位のCPUキャッシュの一つ がReadが要求するデータをステートMで持っていれ ば、そのCPUは上位バスに対してスヌープ出力として HITMをアサートすると共に、当該Mステートのプロ ックをバスプリッジに返す。この結果、バスプリッジは 最新のデータを有することとなる。そして、バスブリッ ジは、最初に受け取った下位バス・トランザクションに 対する応答として、この最新データを下位パスに出力す る。

【0138】なお、表10におけるこれ以外の場合についての規則は、表9の規則と同様である。

【0139】以上説明した表10の規則にしたがってパスプリッジが上位パスに発行するトランザクションを決定することにより、表2に示したプリッジキャッシュとCPUキャッシュとの制約2を満足させ、キャッシュ・コンシステンシを維持することができる。

【0140】なお、上記表9又は表10の規則にしたがってパスプリッジから上位パスにトランザクションが発行された場合、その上位パスに接続された各CPUは、階層を意識せず、そのトランザクションが他のCPUから発行された場合と同様に応答する。したがって、例えばパスプリッジから上位パスにInvalida

teの対象プロックをステートMで持っているCPUがあった場合は、そのCPUは上位バスに対してHITMをアサートすると同時にその対象プロックのデータを上位バスに出力する。

-【-0-1-4-1-】--[-2.--1.--3-]--変形例-

[2.1.1] 及び[2.1.2] で説明した上位バス 出力判定方式によれば、下位バス・トランザクションが Invalidateの場合、これを受け取ったパスプ リッジのブリッジキャッシュのステートがMであれば、 当該バスブリッジは、原則として上位バスに対してIn validateを発行する(表9及び表10参照)。 【0142】ところが、あるCPUキャッシュにおいて エピクションが発生し、ステートMのプロックがそのC PUの下位のブリッジキャッシュに書き戻された場合、 そのブリッジキャッシュのステートはMとなるのに対 し、元のCPUキャッシュと同じ上位バスに接続された CPUキャッシュはすべてステートIとなる。したがっ て、この場合、バスプリッジは、CPUから書き戻され たプロックに対するInvalidateを下位バスか ら受け取ったとしても、上位バスに対してInvali dateを発行する必要はない。表9又は表10に示し た方式においては、このような場合でも上位バスに対す るInvalidateを発行することとなり、不要な Invalidateの発行を行っていることとなる。 【0143】また、[2.1.1]及び[2.1.2] で説明した上位バス出力判定方式によれば、下位バス・ トランザクションがReadの場合、これを受け取った バスプリッジのプリッジキャッシュのステートがMであ れば、当該バスプリッジは、原則として上位バスに対し てReadを発行する(表9及び表10参照)。

【0144】ところが、あるCPUがステートMのプロックを持っているときに、そのCPUと同一上位バス上のCPUがそのプロックをReadした場合、当該上位パス上のCPUキャッシュのステートはS又はIとな

り、それらCPUキャッシュの下位のブリッジキャッシュのステートはMとなる。すなわち、当該ブロックの最新のデータはブリッジキャッシュが所有していることとなる。この場合、バスブリッジは、当該ブロックに対するReadを下位バスから受け取ったとしても、上位バスに対してReadを発行する必要はない。表9又は表10に示した方式においては、このような場合でも上位バスに対するReadを発行することとなり、不要なReadの発行を行っていることとなる。

【0145】この変形例は、以上に説明したような不要なトランザクションの発行を抑制することを目的とする。

【0146】このため、本変形例では、パスプリッジにおいて、ブリッジキャッシュの各プロックごとに状態フラグを設け、この状態フラグによってトランザクションの発行を制御する。

【0147】図2は、この変形例の概略構成を示す図である。図2において、上位バス20と下位バス40との間でトランザクションの制御を行うバスブリッジ30は、バスブリッジ制御部60と上位キャッシュ状態フラグ記憶部80は、ブリッジキャッシュ31の各ブロックごとに状態フラグを有する。この状態フラグは2ビットであり、各ビット(A)、(B)は、それぞれ次の状態を示すためのビットである。

【0148】(A) そのフラグに対応するブリッジキャッシュのブロックをInvalidateするために、上位バス20上の各CPU10及び11のキャッシュをInvalidateする必要がない。すなわち、MESIプロトコルでは、上位バス20上の各CPUのキャッシュのステートがすべてIである

(B) そのフラグに対応するブリッジキャッシュ31のブロックのデータを下位バス40に出力するために、上位バス20に対してReadを発行する必要がない。すなわち、上位バス20上の各CPUのキャッシュはI又はSである

バスブリッジ制御部60は、上位バス20・下位バス40間のトランザクションのやり取り及びブリッジキャッシュ31の制御のほかに、上位キャッシュ状態フラグ記憶部80の制御を行う。

【0149】パスブリッジ制御部60は、CPU10又は11から上位バス20上に発行されたトランザクションをモニタする。そして、そのトランザクションの種類に基づき、上位キャッシュ状態フラグ記憶部80の当該ブロックに対する状態フラグを制御する。すなわち、バスブリッジ制御部60は、上位バス20上にWriteBackが発行されたのを検出したときには、上位キャッシュ状態フラグのビット(A)をセットする。また、バスブリッジ制御部60は、上位バス20上にReadが

発行されたのを検出したときには、上位キャッシュ状態フラグ制御部80における該当ブロックに対する状態フラグのピット(B)をセットする。そして、上位バス20上にInvalidate系トランザクションが発行された場合には、バスブリッジ制御部60は、該当ブロックに対する状態フラグを両ピットともリセットする(CPUがInvalidate系を発行するのは、該当プロックに対して書き込みを行うときだからである)。

【0150】そして、バスブリッジ制御部60は、下位バス40からInvalidateを受け取った場合、まずブリッジキャッシュ31をスヌープしてInvalidate対象ブロックのステートを調べる。このステートがMの場合は、上位キャッシュ状態フラグ記憶部80を検索して、当該ブロックの状態フラグのビット

(A) を調べる。そして、このビット(A) がリセット 状態である場合にのみ、パスプリッジ制御部60は上位 パス20に対してInvalidateを発行する。ビット(A) がセット状態の場合は、上位パス20上のC PUキャッシュはすべてステートIなのでInvali dateの発行は行わない。

【0151】また、バスブリッジ制御部60は、下位バス40からReadを受け取った場合、ブリッジキャッシュ31をスヌープしてRead対象のブロックのステートを調べる。このステートがMの場合は、さらに上位キャッシュ状態フラグ記憶部80を検索して、当該ブロックの状態フラグのビット(B)を調べる。そして、このビット(B)がリセット状態の場合のみ、バスブリッジ制御部60は上位バス20に対してReadを発行する。

【0152】このように、図2の構成では、バスブリッジ制御部60において、上位バス20上のトランザクションをモニタすることにより、上位バス20上のCPUキャッシュの状態を把握する。そして、この結果得た情報を用いて下位バス40から上位バス20へのトランザクションの転送を制御することにより、上位バス20上へ発行されるトランザクションを減らすことができる。したがって、図2の構成によれば、上位バス20の負荷を低減することができる。

【0153】[2.2]下位バスに対するスヌープ出力下位バスからトランザクションを受け取ったバスブリッジが、表9又は表10の規則にしたがって上位バスにトランザクションを発行すると、上位バスの各CPUからそのトランザクションに対する応答が当該バスブリッジに返される。それら上位バスからの応答に基づき、バスブリッジは下位バスに対して応答を発する。この応答の時に、バスブリッジは、下位バス・トランザクション発行元のバスブリッジに対するスヌープ出力を下位バス上に発する。

【0154】ここでは、他のパスプリッジから下位パス

に発行されたトランザクションを受け取ったバスブリッジが、このトランザクションに対して下位バスに返すス ヌープ出力の決定の方法について説明する。

【0155】[2.2.1]制約1を採用する場合 制約1を採用する場合、パスブリッジから下位バスへ発 行するスヌープ出力は、当該バスブリッジが受け取った 下位バス・トランザクションの種類と、下位バストランザクションを受け取った時点でのブリッジキャッシュのステートとに基づき、次の表11の規則にしたがって決定する。

[0156]

【表11】

•	下位パス・トランザクション		
ブリッジキャッシュ ステート	Read	Read&Invalidate Invalidate	WriteBack
м	EITH	BITE	×
E	BIT	ミス	×
S	BIT	ミス	×
I	ミス	ミス	ミス

X:あり得ない

まず、下位バス・トランザクションがReadであった 場合について説明する。この場合においてブリッジキャ ッシュのステートが I の場合には、当該ブリッジキャッ シュ及びその上位のCPUキャッシュのいずれもRea dが要求するデータを持っていないので、バスブリッジ は下位バスに対するスヌープ出力をミスとする。また、 プリッジキャッシュがS又はEの場合には、当該ブリッ <u>ジキャッシュが下位バスのReadの要求するデータを</u> 持っており、しかもそのデータの内容はメインメモリと 同内容なので、バスブリッジは下位バスに対するスヌー プ出力をHITとする。特に、制約1を採用する場合 は、ブリッジキャッシュがEの場合にはその上位のCP UキャッシュはMとなり得ないので、ブリッジキャッシ ュがEの場合はバスブリッジは上位バスをスヌープする までもなく、下位パスに対してHITをアサートすれば 足りる。また、ブリッジキャッシュのステートがMの場 合は、ブリッジキャッシュ又はその上位のCPUキャッ シュのいずれかがそのReadの要求するデータを持っ ているので、下位バスに対してHITMをアサートす る。なお、ブリッジキャッシュのステートがMの場合、 前述したようにバスブリッジから上位バスにReadが 発行される。このReadに対する上位バスのスヌープ 結果がHITMだった場合は、バスブリッジは上位バス のCPUキャッシュから最新のデータを得てブリッジキ ャッシュに格納すると共に下位パス上にその最新データ を出力する。一方、Readに対する上位パススヌープ 結果がHIT又はミスであった場合には、バスブリッジン はブリッジキャッシュが有するデータを最新データとし 下位パスに出力する。

【0157】次に、下位パス・トランザクションがRead&InvalidateまたはInvalidateであった場合について説明する。この場合において、ブリッジキャッシュのステートがI、S又はEであった場合には、パスブリッジは下位パスに対するスヌープ出力をミスとし、ブリッジキャッシュのステートがMであった場合には下位パスに対するスヌープ出力をHITMとする。Invalidate系トランザクションは、

対象とするキャッシュブロックを無効化(すなわち I ステートに変える)するトランザクションであるから、ブリッジキャッシュの当該ブロックの次ステートは I となるので、下位バスに対するスヌープ出力もミスとすればよい。ただし、ブリッジキャッシュのステートがMであった場合には、そのブリッジキャッシュ(又は上位のCPUキャッシュ)の持つ最新のデータをRead発行元のバスブリッジに返しかつメインメモリにも書き戻す必要があるため、下位バスにはHITMをアサートする。【0158】あるバスブリッジから下位バスに発行され

【0158】あるパスプリッジから下位パスに発行されたトランザクションがWriteBackであった場合には、他のパスプリッジのキャッシュのステートはI以外にはないので、他のパスプリッジはスヌープ出力をミスとする。

【0159】なお、表11に示した規則において特徴的なのは、バスプリッジから下位バスへのスヌープ出力を決定する際に、上位バスのCPUの情報が不要なことである。したがって、バスプリッジは、下位バスからトランザクションを受け取ると、そのトランザクションの種類とそのときのブリッジキャッシュとステートを調べるだけで、下位バスに対するスヌープ出力を生成できる。これは、制約1のごとくCPUキャッシュのステートを制限することのメリットの一つである。

【0160】以上説明した規則に従ってバスブリッジから下位バスに対するスヌープ出力を生成することにより、キャッシュ・コンシステンシを維持することが可能となる。

【0161】 [2.2.2] 制約2を採用する場合制約2を採用した場合、バスブリッジから下位バスへ発行するスヌープ出力は、当該バスブリッジが受け取った下位バス・トランザクションの種類と、そのトランザクションを受け取った時点でのブリッジキャッシュのステートと、上位バスのスヌープ結果とに基づき、次の表12の規則にしたがって決定する。

[0162]

【表12】

Read 上位パス	上松な	Road&Inv Invalids 上位パス	te	FriteBack
	上位/な	FW KZ	1.44	1
スタープ 結果 BITK	スヌーブ 슖果 BITH US	スヌープ 競乗 HITH	上位/ス スヌーブ 結果 BITK 以外	
HITH HITH	HITH RIT BIT	EITH EITH	BITM ミス ミス	× × ×
	箱果 BITK BITS BITS	超級 BITH SITH CLON- BITH SITH SITH SITH SITH SITT SITT SITT	新果	新泉 岩県 岩県 岩県 田ITH HITH LU外 HITH LU外 HITH HITH HITH HITH HITH HITH HITH HIT

X: あり得ない

表12の規則は、表11に示した制約1の場合の規則と 異なり、上位バスのスヌープ結果によって下位バスへの スヌープ出力を区別している。ここでいう上位バスのス ヌープ結果とは、下位バス・トランザクションについて バスブリッジが表10の規則にしたがって生成した上位 バス・トランザクションに対する上位バスのスヌープ結 果のことである。

【0163】表12の規則において、下位バス・トランザクションの種類がWriteBackの場合、及び下位バス・トランザクションの種類がRead、Invalidateの場合において上位バスのスプリット結果がHITM以外の場合のスヌープ出力の決定の規則は、表11の場合と同様である。

【0164】表12の規則の特徴点は、下位バス・トランザクションの種類がRead、Invalidate 又はRead&InvalidateでブリッジキャッシュのステートがEの場合において、上位バスのスヌープ結果がHITMとなると、下位バスに対するスヌープ出力をHITMとする点である。

【0165】これは、制約2において、ブリッジキャッシュのステートがEの場合にはその上位のCPUキャッシュがステートMとなり得るためである。すなわち、ブリッジキャッシュのステートがEのときに、バスブリッジから上位バスに発行したトランザクションに対するスヌープ結果がHITMであった場合には、上位バス上のCPUがステートMのデータを持っていたことになり、この結果を下位バス・トランザクションの発行元のバスブリッジへ知らせるために、下位バスへのスヌープ出为シをHITMとする。

【0166】以上説明した規則に従ってバスブリッジから下位バスに対するスヌープ出力を生成することにより、キャッシュ・コンシステンシを維持することが可能

となる。

【0167】 [2.3] ブリッジキャッシュの次ステート

次に、下位バスに発行されたトランザクションを受け取ったバスブリッジのブリッジキャッシュのステートの遷移について説明する。なお、ブリッジキャッシュの次ステートの決定の仕方は、制約1及び制約2のいずれを採用した場合も同じである。

【0168】まず、下位バス・トランザクションを受け取ったバスブリッジが上位バスに対してトランザクションを発行しない場合について説明する。

【0169】下位バス・トランザクションがReadであった場合において、それを受け取ったバスブリッジのブリッジキャッシュのステートがIであった場合には、そのブリッジキャッシュの次ステートはIとなる。また、Readを受け取ったブリッジキャッシュのステートがS又はEであった場合には、そのブリッジキャッシュの次ステートはSとなる。

【0170】下位バス・トランザクションが Invalidate系であった場合には、それを受け取ったバスプリッジのプリッジキャッシュの次ステートは I となる。

【0171】下位バス・トランザクションがWrite Backであった場合には、それを受け取ったバスブリッジのブリッジキャッシュのステートは変化しない。

【0172】次に、下位バス・トランザクションを受け取ったバスプリッジが上位バスに対してトランザクションを発行する場合について説明する。この場合、ブリッジキャッシュの次ステートは、表13に示す規則にしたがって決定する。

[0173]

【表13】

	上位パスのスヌープ結果			
上位パスに発行した トランザクション	ミス	ніт	нітм	
Read	s	S	s	
Invalidate Readělnyalidate	I	×	l I	

×:あり得ない

表13は、バスブリッジが上位バスに発行したトランザクションとそのトランザクションに対する上位バスのスヌープ結果との各組合わせに対するブリッジキャッシュの次ステートが示されている。

【0174】この規則では、バスブリッジが上位バスに Readを発行した場合には、上位バスのスヌープ結果 にかかわらず、ブリッジキャッシュの次ステートをSとする。一方、バスブリッジが上位バスにInvalid at e系トランザクションを発行した場合には、ブリッジキャッシュの次ステートをIとする。

【0175】このような規則に従えば、上位バスのスヌープ結果を用いずに容易にブリッジキャッシュの次ステートを決定することができる。

【0176】下位バス・トランザクションを受け取った バスプリッジが上位バスに対してトランザクションを発 行した場合における、プリッジキャッシュの次ステート の決め方にはもう一つの方法がある。その決め方の規則 を表14に示す。

【0177】 【表14】

:	上位パスのスヌーブ韶県			
上位パスに発行した トランザクション	ミス	ніт	нітм	
Pead	-1	s	s	
Invalidate	ī	×	1	
Resdalovalidate	1	×	I	

X:あり得ない

この規則が表13の規則と異なる点は、上位バスにReadを発行した場合において、上位バスのスヌープ結果に基づいてブリッジキャッシュの次ステートを決定している点である。表14の規則では、上位バスにReadを発行した場合、上位バスのスヌープ結果がHIT又はHITMの場合には表13の規則と同様ブリッジキャッシュの次ステートをSとするが、上位バスのスヌープ結果がミスの場合はブリッジキャッシュの次ステートをIとする。このようにすることによって次のような効果が得られる。

【0178】すなわち、上位バスのスヌープ結果がミスということは、当該バスブリッジの上位バス上のCPUキャッシュが現在すべてステートIであるということを意味する。従って、このような場合にブリッジキャッシュの次ステートをIとしても、キャッシュ・コンシステンシは満足される。また、上位バス上のCPUキャッシュがすべてIということは、上位バス上のCPUはReadトランザクションが要求するブロックを現在全く使用していないということを意味するので、このような場合にブリッジキャッシュのみが当該ブロックを持っていたとしても無駄になる可能性が高い。そこで、表14に示したように上位バスのスヌープ結果がミスのときにブリッジキャッシュの次ステートをIとすることにより、ブリッジキャッシュに空きブロックが生まれ、キャッシュの有効利用を図ることができる。

【0179】以上、上位パスに発行されたトランザクシ

ョンを受け取ったときのバスブリッジの基本動作と、下位バスに発行されたトランザクションを受け取ったときのバスブリッジの基本動作とを説明した。次は、ブリッジキャッシュのエピクション時のバスブリッジの動作、及び上位バスのトランザクションに対するリトライについて説明する。

【0180】[3] ブリッジキャッシュのエピクションを行う場合のバスブリッジの動作

キャッシュメモリには様々な方式があるが、制御の容易さやコストなどからダイレクトマッピング方式やセットアソシアティブ方式が広く用いられている。これらの方式においては、一つのキャッシュブロックに対して複数のメモリアドレスを対応させているため、あるデータを読み込もうとする場合に、そのデータに対応する他のブロックに対応する他のがよっメモリのブロックがそのブロックに対応する他のがよっメモリのブロックがそのブロックに対応する他のがある。このような場合に、現在使用されているブロックを無効化して空きブロックを作る処理のことをエピクションと呼ぶ。キャッシュに読み込もうとしていたデータは、エピクションの結果できた空きブロックに格納される。

【0181】さて、ブリッジキャッシュにてエピクションを行った場合、上位バス上には当該エピクションを行ったブロックを持っているCPUキャッシュが存在する可能性がある。従って、ブリッジキャッシュのエピクションを行った場合には、上位バスのCPUキャッシュの

当該ブロックを無効化する必要がある場合がある。また、エピクション対象のブロックが最新のデータであった場合、そのデータをメインメモリに書き戻す必要がある。

【0182】本実施形態において、上位バスのトランザクションを検出したパスプリッジは、ブリッジキャッシュを検索して当該トランザクションのアドレスに対応するブロックが空いているか否かを調べ、空きブロックがない場合にエピクションを行う。エピクションにおいては、ブリッジキャッシュの上位のCPUキャッシュの該当ブロックを無効化し、ブリッジキャッシュの該当ブロックのデータをメインメモリへ書き戻したのち、ブリッジキャッシュの該当ブロックをステートをIに変更して使用可能な状態とする。

【0183】 [3.1] 上位パス上のCPUキャッシュ の無効化

上位のCPUキャッシュ内のエピクション対象プロックを無効化するためには、バスプリッジは上位バスに対してInvalidateを発行する。このInvalidateの発行は、次の表15に基づいて行う。

[0184]

【表15】

ブリッジキャッシュ ステート	上位バスに発行する トランザクション
М	Invalidate
Б	lovalidate
S	Invalidate
I	0

〇:発行しない。

すなわち、本実施形態では、パスブリッジは、自らのブリッジキャッシュにおけるエピクション対象のブロックのステートに基づき、上位パスにInvalidateを発行するか否かを決定する。なお、この表15及び次に説明する表16及び17では、ブリッジキャッシュのステートの意味が、これまでの表3や4などの場合と異なる。表3等において、ブリッジキャッシュのステートといった場合、トランザクションに対するステート、すなわちトランザクションに対するステートとは、トランシュに有るか無いか等を意味した。これに対して、表1ン5等では、ブリッジキャッシュのステートとは、トランザクションとは無関係に、ブロック自体に格納されてい、るデータのステートを意味する。

【0185】表15の規則に従う場合、バスブリッジは、ブリッジキャッシュのステートがM、E、Sの場合に上位バスにInvalidateを発行する。ブリッジキャッシュのステートがM、E、Sの場合、上位のCPUキャッシュが当該ブロックを持っている可能性があるからである。

【0186】なお、このInvalidateを受け取

った上位バスの各CPUは、自らのCPUキャッシュを検索してInvalidate対象のブロックの状態を調べ、上位バスに対してスヌープ出力を返す。またこのとき、上位バス上のCPUのなかに当該ブロックをステートMで所有しているものがあれば、そのCPUは当該ブロックのデータを上位バスに出力する。バスブリッジは、CPUから上位バス上に出力されたデータを受け取り、そのデータにより当該エピクション対象のブロックを更新する。

【0187】なお、表15の規則は、制約1及び制約2 に共通のものである。

【0188】 [3.2] ブリッジキャッシュのデータのメインメモリへの書き戻し

また、ブリッジキャッシュ内の最新データをメインメモリに対して書き戻すためには、バスブリッジは下位バスにWriteBackを発行する。

【0189】 [3.2.1] 制約1を採用する場合制約1を採用する場合は、バスブリッジから下位バスへのWriteBackの発行は、表16の規則に基づいて行う。

[0190]

【表16】

ブリッジキャッシュ ス テ ート	下位パスに発行する トランザクション
M	WriteBack
E	
S	
I	

〇:発行しない

バスブリッジは、ブリッジキャッシュのステートに基づいて、下位パスにWriteBackを発行するか否かを決定する。表16に示すように、バスブリッジは、ブリッジキャッシュがステートMのときにのみ、下位バスに対してWriteBackを発行する。ブリッジキャッシュがステートM以外の場合は、そのブリッジキャッシュ自体のもっているデータはメインメモリと同内容であり、また制約1(表1)を満足していればその上位のCPUキャッシュが当該ブロックの最新データを持っていることはないから、そのような場合にはデータの下記戻しは不要だからである。

【0191】したがって、ブリッジキャッシュがMのときには、Invalidateによって上位バス上のCPUからブリッジキャッシュに書き戻された当該ブロックの最新データ、もしくはそのような上位バスからの書き戻しがなかった場合はブリッジキャッシュ自身が持っているデータが、WriteBackトランザクションによってメインメモリに書き戻される。一方、ブリッジキャッシュがEまたはSのときには、バスブリッジはメインメモリへのデータの書き戻しは行わず、単に当該ブロックのステートをIに変更し、上位バスに当該ブロックのステートをIに変更し、上位バスに当該ブロッ

クに対するInvalidateを発行する。ブリッジ キャッシュのステートがIのときは、エピクション自体 が行われず、従って上位バスに対しても下位バスに対し てもトランザクションは発行されない。

【0192】 [3.2.2] 制約2を採用する場合制約2を採用する場合、ブリッジキャッシュのステートがEのときに、そのブリッジキャッシュの上位のCPUキャッシュがステートMとなっている可能性がある。したがって、ブリッジキャッシュのステートがEの場合には、バスブリッジは、上位バス上のCPUキャッシュを調べ、もしステートMのCPUキャッシュがあれば、そのCPUキャッシュからステートMのデータを取得し、これをメインメモリに書き戻す必要がある。上位バス上のCPUキャッシュがステートMであるか否かは、前記[3.1] で説明したInvalidateに対する上位バスからのスヌープ結果から知ることができる。すなわち、上位バス上のCPUキャッシュがステートMの場

合、そのCPUキャッシュは、バスブリッジからInvalidateを受け取ると、スヌープ出力としてHITMをアサートするので、バスブリッジの上位バス・スヌープ結果はHITMとなる。

【0193】なお、ステートMのCPUキャッシュは、バスブリッジから Invalidateを受け取ると、応答としてステートMのデータを上位バス上に出力するので、バスブリッジは上位CPUキャッシュからのステートMのデータを自動的に取得することができる。

【0194】したがって、制約2を採用する場合におけるパスプリッジから下位パスへのWriteBackの発行は、プリッジキャッシュのステート及びInvalidateに対する上位パスのスヌープ結果とに基づき、次の表17の規則に従って行う。

[0195]

【表17】

ない。

ブリッジキャッ ステート	シューア位パスに発行する	下位パスに発行するトランザクション		
	上位パスのスヌー プ結果BITH	上位バスのスヌー 一プ結果EITH以外		
М	WriteBack	WriteBack		
E .	WriteBack	0		
S	10	0		
I	0	0		

〇:発行しない

制約2を採用した場合、ブリッジキャッシュのステートがE又はMのときに、上位のCPUキャッシュがステートMになる可能性がある。したがって、ブリッジキャッシュのステートがE又はMの場合に、上位バス・スヌープ結果がHITMになる可能性がある。したがって、表17では、ブリッジキャッシュのステートがE又はMで、上位バス・スヌープ結果がHITMの場合には、下位バスに対してWriteBackを発行する。このWriteBackによってブリッジキャッシュからメインメモリに書き戻されるデータは、バスブリッジ(及びブリッジキャッシュ)が上位のCPUキャッシュから取得したステートMのデータである。

【0196】また、ブリッジキャッシュのステートがMンの場合であっても、上位のCPUキャッシュがすべてステートM以外の場合もある。このような状態は、例えば、あるCPUキャッシュのステートMのデータがエピクションによりブリッジキャッシュに書き戻された場合などに起こる。この場合、Invalidateに対する上位バスのスヌープ結果はHITM以外となる。このとき、最新のデータはブリッジキャッシュが所有していることになる。したがって、表17において、ブリッジキャッシュのステートがMで、上位バス・スヌープ結果がHITM以外の場合には、バスブリッジは下位バスに

対してWriteBackを発行する。このとき、ブリッジキャッシュからメインメモリに書き戻されるデータは、ブリッジキャッシュが所有しているデータである。 【0197】なお、ブリッジキャッシュがステートEで、上位パス・スヌープ結果がHITM以外の場合には、上位のCPUキャッシュがステートMである可能性はないので、この場合にはWriteBackは発行し

【0198】以上説明した規則にしたがって上位バスへのInvalidateの発行及び下位バスへのWriteBackの発行を行うことにより、システム全体のキャッシュ・コンシステンシを維持しつつブリッジキャッシュのエピクションを行うことができる。

【0199】 [3.3] トランザクション処理とエビクション処理との関係

次に、本実施形態におけるブリッジキャッシュのエビクションのためのバスブリッジの処理動作と、そのエピクションの起因となった上位バス・トランザクションのためのバスブリッジの処理動作との関係について説明する。

【0200】前述したように、上位バス・トランザクションのアドレスに対応するブリッジキャッシュのブロックが空きブロックにならない限り、バスブリッジはその

上位バス・トランザクションの処理を進めることはできない。

【0201】(a) そこで、まず考えられるのは、エビクションを先に行って空きブロックを確保した後、上位バス・トランザクションについての処理を行うという方式である。

【0202】エピクション処理においては、上位CPUキャッシュの無効化のためバスブリッジからInvalidateを発行する必要があるので、この時点で上位バスを使用しているトランザクション発行元CPUに上位バスをいったん解放させる必要がある。このために、本実施形態では、ブリッジキャッシュのエピクションが必要な場合には、トランザクション発行元のCPUにトランザクションのリトライを指示して、いったん上位バスを解放させる。リトライとは、現在発行中のトランザクションをいったん終了してバスを解放した後、所定時間経過後に再び同じトランザクションを発行する処理である。なお、この場合、CPUはリトライ機能を有するものを用いる。

【0203】このときの処理の流れは以下のようになる。まず、上位バス・トランザクションを受け取ったバスブリッジは、ブリッジキャッシュをスヌープしてエビクションが必要か否かを判定する。この結果、エビクションが必要があると判定した場合は、上位バスに対元CPリトライを指示し、エピクション処理(上位CPUのInvalidate及びメインメモリへのWriteBack)を行う。一方、バスブリッジをのリトライ終了信号を受け取ったトランザクション発行元CPUは、いったんトランザクションを終了してバスコリッジにおける上ピクション処理が終了しており、バスブリッジにおきることができる。この処理を進めることができる。

【0204】(b)以上説明したようなリトライを行う 処理では、CPUが最初にトランザクションを発行して から、最終的に当該トランザクションが完結するまでの 時間が長くなってしまう。また、ブリッジキャッシュの エピクションが完了した後CPUからトランザクション が再発行されるまでの間に、エピクションにより設けた ン空きプロックが他のCPUからのトランザクションにより先に使用されてしまう可能性もあり、このような場合 は再びエピクションを行わなければならなくなる場合が ある。

【0205】このような場合に対処するための方法としては、バスブリッジ内に特別のバッファを設け、エビクション対象のブロックをそのバッファに一時的に退避してブリッジキャッシュを空け、先にCPUからのトランザクションの処理を行ったのちにそのバッファに退避したブロックのデータを用いてエビクション処理を行うと

いう方式がある。

【0206】図3は、この方式におけるパスプリッジの 構成を説明するための概略構成図である。図3におい て、上位バス20と下位バス40との間のトランザクシ ョンの制御を行うパスプリッジ30は、これまで説明し たバスブリッジ基本動作を実行するバスブリッジ制御部 60と、エピクション対象のキャッシュブロックを一時 的に格納するエピクションバッファ62とを含む。エビ クションパッファ62は、退避プロックのデータ内容を 格納するデータバッファ部66と、退避プロックのアド レスを格納するアドレスレジスタ部64とを有する。な お、エピクションバッファ62は、数プロック分のデー 夕及びアドレスを記憶することができ、複数のトランザ クションの並行処理に対応可能となっている。エビクシ ョンパッファ62は必要な容量が小さいのでサイズも小 さく、パスブリッジ制御部60と同一のチップの上に作 り込むことができる(ちなみに、ブリッジキャッシュ3 1はMLIを満たすためにサイズが大きくなるため、バ スプリッジ制御部60と同一のチップ上に形成すること は困難である)。

【0207】図3において、上位バス20に発行されたトランザクションをバスブリッジ30が受け取った場合、バスブリッジ制御部60は、前述のようにブリッジキャッシュ31をスヌープしてトランザクションをススリットすべきか否かなどの判定を行う。このとき、バスブリッジ制御部60は、トランザクションのアドレスに対応するブリッジキャッシュ31内のブロックの使用状況を検出し、検出の結果当該ブロックが空いていないとが分かると、当該ブロックのデータをブリッジキャッシュ31から読み出してエビクションバッファ62のデータバッファ部66に格納し、当該プロックのアドレスレジスタに登録する。これ同時に、バスブリッジ制御部60は、ブリッジキャッシュ31の当該ブロックをステート1に変更して使用可能な状態とする。

【0208】このような処理の結果、上位バス・トランザクションの処理が可能となるので、バスブリッジ制御部60は、前記[1]及び[2]節で説明した一連の処理を行って、そのトランザクションを完結させる。すなわち、バスブリッジ制御部60は、トランザクションのスプリットを行って下位バス40にトランザクションを発行し、この結果下位バス40の他のエージェント(メインメモリ又はバスブリッジ)から得たデータを、スプリット応答トランザクションとして上位バス20に出力する。

【0209】そして、この後、バスブリッジ制御部60は、エビクションバッファ62に一時退避したブロックに対するエピクション処理を行う。すなわち、バスブリッジ制御部60は、退避ブロックに対するInvalidateトランザクションを上位バス20に発行してCPUキャッシュとブリッジキャッシュとのコンシステン

シの維持を図り、当該退避ブロックがMステートである 場合には下位バス40にWriteBackトランザクションを発行し、メインメモリに当該退避ブロックを書き戻す。なお、この場合において、バスブリッジ制御部60は、退避ブロックに対するInvalidateに対して、上位バス上のCPUからMステートのブロックが書き戻されてきた場合は、そのブロックをブリッジを判別して、この書き戻されてきたブロックをブリッジキャッシュ31ではなくエピクションバッファ62に書き込む。この場合、上位バスから書き戻されてきたデータは、最初にブリッジキャッシュ31から退避したデータの上に上書きされる。したがって、エピクションバッファ62のブロックは、メインメモリに書き戻すときには、必ず最新のデータとなっている。

【0210】このように、図3の構成によれば、トランザクションに対する処理をエピクションに先行して行うことができるため、CPUが最初にトランザクションを発行してからそのトランザクションが完結するまでの時間が大幅に短縮される。

【0211】なお、以上の説明では、図3の構成における実質的なエピクションの処理はトランザクションの処理が完結した後に行うとしていたが、この順序は必須のものではない。例えば、パスにおいてパイプライン処理が可能である場合には、上位バスが使用されていなければ Invalidate を発行することができ、また上位バスの Invalidate が完了すればいつでも下位パスにWrite Backを発行することができる。したがって、この場合には、トランザクションに対する処理が完結する前に Invalidate やWrite Backを発行することも可能である。

【0212】また、図3の構成では、エピクション対象 のプロックの退避場所としてエピクションバッファ62 を用いたが、プロック退避場所としては、図4に示すよ うな補助キャッシュ68を用いることもできる。図4に おいて、補助キャッシュ68は、数ブロックを格納する ことができる小容量のフルアソシアティブ・キャッシュ である。図3のエピクションバッファ62と図4の補助 キャッシュ68との違いは、エピクションバッファ62 に格納されたブロックはバスブリッジ制御部60から読 みだすことはできないが、補助キャッシュ68に格納さく れたプロックはパスプリッジ制御部60から読み出すこ とができるという点である。したがって、バスブリッジ 制御部60が退避中のプロックを要求するトランザクシ ョンを上位パスから受け取った場合、図3の構成ではパ スプリッジ制御部60はそのトランザクションに対する 応答を行うことができないが、図4の構成によれば、補 助キャッシュ68から当該プロックを読み出して応答す ることができる。ただし、補助キャッシュ68の制御は エピクションパッファ62の制御よりも複雑となるた め、図4のパスプリッジ制御部60の回路構成は、図3

のそれよりも複雑かつ大規模になる。

【0213】[4]リトライ処理

前記[3.3]において、ブリッジキャッシュのエピクションが必要な場合におけるトランザクションのリトライについて説明したが、ここではその他にリトライを行う場合についての構成について説明する。

【0214】 [4.1] スプリット中に上位バスに別のトランザクションが発行された場合

バスブリッジが上位バス・トランザクションをスプリットし、スプリットにより下位バスに発行したトランザクションに対する下位バスからの応答がバスブリッジに来る前に、別のトランザクションが上位バスに発行された場合、先に発行されたトランザクションが使用する予定のキャッシュブロックが後に発行されたトランザクションによって使用されてしまい、前に発行されたトランザクションに対する下位バスからの応答をブリッジキャッシュに格納できなくなる可能性がある。

【0215】このような問題を解消するためにまず考えられるのは、バスブリッジにスプリット中か否かを示すフラグを設け、上位バス・トランザクションを受け取ったときにフラグがスプリット中を示していれば、そのトランザクションのスプリットを認めないようにすることである。すなわち、バスブリッジは、トランザクションのスプリット中かつ受け取ったトランザクションのスプリットか必要と分かった場合に、トランザクションをリトライさせる。このようにすれば、スプリット中のトランザクションのために確保されたキャッシュプロックが、後から発行されたトランザクションによって使用されるのを防ぐことができる。

【0216】しかしながら、この方法では、他のトランザクションのスプリット中に発行されたトランザクションは、必ずリトライするので無駄が多い。そこで、リトライを効率的に行う方法として、本実施形態では次の2つの方法を採用する。

【0217】第1の方法は、スプリット中にトランザクションが発行された場合、そのトランザクションの種類から、そのトランザクションをスプリットしたときにブリッジキャッシュのブロックを使用するかどうかを判定し、ブロックを使用する場合にのみリトライを行うという方法である。例えば、Readトランザクションは、スプリットした場合に、下位パスからの応答データを受け入れるためブロックを使用するが、Invalidateトランザクションは、スプリットしたとしてもブロックを使用しない。このようなトランザクションの種類によってリトライを行うか否かを判別することにより、無駄なリトライを減らすことができる。

【0218】この構成では、バスブリッジは、まず上位 バス・トランザクションを受け取ると、フラグを調べて 現在他のトランザクションがスプリット中か否かを判定 する。そして、スプリット中の場合は、上位バスから受け取ったトランザクションの種類を検出して、その種類がプロックを使用するものか否かを判定する。この結果、プロックを使用するトランザクションである場合には、そのトランザクションのスプリットを認めない。すなわち、この場合、ブリッジキャッシュのスヌープによりそのトランザクションのスプリットが必要と判定されると、バスブリッジから当該トランザクションについてリトライ終了信号を返す。

【0219】この構成によれば、キャッシュブロックを 使用することのないトランザクションは、リトライせず にそのまま実行することができる。

【0220】また、第2の方法は、スプリット中のトランザクションの使用予定ブロックのアドレスをバスブリッジで管理し、使用予定ブロックに対するトランザクションのみリトライするという方法である。すなわち、この方法では、スプリット中に新たに発行されたトランザクションが、現在スプリット中のトランザクションが使用する予定のブロックを使用するか否かを判定し、使用すると判定される場合には新たに受け取ったトランザクションに対してリトライを指示する。

【0221】図5は、このようなリトライ判定機能を有するバスブリッジの概略構成を示した図である。図5において、図3と同一の部分には同一の符号を付してその説明を省略する。

【0222】図5においては、バスブリッジ30内に現在スプリット中のトランザクションが使用するキャッシュブロックのアドレス情報を格納するスプリット情報レジスタ72が設けられている。

【0223】まず、図5の構成におけるスプリット情報 レジスタ72へのアドレス情報の登録動作について説明 する。この構成において、バスブリッジ制御部60は、 上位パス20から受け取ったトランザクションをスプリ ットすると決定した場合、当該トランザクションのアド レスに対応するキャッシュブロックのアドレス情報を求 め、スプリット情報レジスタ72に登録する。スプリッ ト情報レジスタ72に登録されるアドレス情報は、例え ばプリッジキャッシュ31がセットアソシアティブ方式 である場合は、該当ブロックのインデックス及びウエイ 番号である。そして、スプリットにより下位バス40に/ 発行したトランザクションに対する応答が戻り、バスブ リッジ制御部60から上位バス20に対してスプリット 応答トランザクションを発行した時点で、当該トランザ クションに対するスプリット情報レジスタ72の登録情 報は消去される。

【0224】したがって、スプリット情報レジスタ72には、現在スプリット中のトランザクションが使用する予定のブロックのアドレス情報が格納されていることになる。なお、スプリット情報レジスタ72は複数のアドレス情報が登録可能であり、同時に複数のトランザクシ

ョンのスプリットに対応可能となっている。

【0225】次に、スプリット情報レジスタ72を用いた上位バス・トランザクションのリトライ判定について説明する。

【0226】上位バス・トランザクションを受け取ったバスプリッジ制御部60は、そのトランザクションのアドレスから、対応するキャッシュプロックのアドレス情報(例えば、インデックス及びウエイ番号)を求め、このアドレス情報をスプリット情報レジスタ72に登録されているアドレス情報と比較する。そして、この比較の結果、両者が一致した場合には、バスブリッジ制御部60は、上位バス・トランザクションに対する応答としてリトライ終了信号を返す。一方、比較の結果両者が一致しない場合には、バスブリッジ制御部60は、通常のトランザクション処理を行う。

【0227】このように、図5に示すバスブリッジ30によれば、スプリット中のトランザクションが使用する 予定のキャッシュブロックに対するトランザクション は、リトライせずにそのまま実行することができる。

【0228】なお、スプリット情報レジスタ72にスプリットしたトランザクションのアドレス情報をすべて登録するかわりに、スプリットしたトランザクションのうちブリッジキャッシュを使用するトランザクションを選別し、このようなトランザクションのアドレス情報のみを登録する構成とすれば、無駄なリトライをさらに減らすことができる。なお、ブリッジキャッシュを使用するトランザクションは、トランザクションの種類から判別する。

【0229】また、前記第1及び第2の方法を併用すれ ばリトライのさらなる効率化を達成することができる。 【0230】[4.2] エピクションパッファに退避中 のデータに対するトランザクションが発行された場合 この状況は、前記[3.3](b)(図3参照)で説明 したエピクションパッファを用いた構成において生じ る。すなわち、エピクション対象のプロックをエピクシ ョンパッファに退避し、まだエビクションの処理が完了 しないうちに、退避したデータに対するトランザクショ ンが上位バスに発行された場合、エピクションバッファ に格納されたデータにはアクセス不可能なので、そのよ うな退避データに対するトランザクションはリトライす る必要がある。この場合、エビクションバッファにデー タを退避させている間に上位バスに発行されたトランザ クションをすべてリトライさせるという方法もあるが、 これではリトライが多くなり処理効率が向上しない。

【0231】そこで、本実施形態では、このような場合のリトライの発行を効率化するために、バスブリッジに、エピクションバッファ内のデータのアドレスとトランザクションのアドレスとを比較する手段を設ける。そして、比較の結果、トランザクションのアドレスと一致するアドレスのデータがエピクションバッファに格納さ

れているとわかった場合には、そのトランザクションをリトライさせる。

【0232】図3を参照して、この構成におけるバスブリッジの動作を説明する。上位バス20にトランザクションが発行された場合、バスブリッジ制御部60は、そのトランザクションのアドレスと、エピクションバッファ62のアドレスレジスタ64に登録されているアドレスとを比較する(このアドレスの比較は、ブロック単位の比較、すなわちタグ、インデックスまでの比較である)。この結果、トランザクションのアドレスと同一のアドレスがアドレスレジスタに登録されていた場合には、バスブリッジ制御部60は上位バス20に対してリトライ終了信号を出力する。

【0233】この構成によれば、エビクションバッファを採用した構成において、そのエビクションバッファに 退避中のデータに対するトランザクションのリトライ処 理を効率的に行うことができる。

【0234】 [4.3] 下位バスからのリトライ指示に 対するバスブリッジの対応

リトライの指示は、下位パスの I / O装置などからも発せられる。このような下位バスからのリトライ指示をバスブリッジが受け取った場合、バスブリッジが所定時間後にトランザクションの再発行を行うという構成も考えられるが、この場合、バスブリッジの構成が複雑となってしまう。

【0235】そこで、バスブリッジの構成を簡単化するためには、バスブリッジは下位バスからリトライ終了信号を受け取った場合に、そのリトライ終了信号を上位バスに転送する構成を採用することもできる。すなわち、バスブリッジは、下位バスからリトライ終了信号を受け取った場合、スプリット応答トランザクションを生成して上位バスに発行し、そのスプリット応答トランザクションにてリトライ終了信号を出力する。そして、そのリトライ終了信号を受け取ったトランザクション発行元CPUが、当該トランザクションのリトライを行う。

【0236】この構成によれば、下位バスからのリトライ指示に対するバスブリッジの処理が簡単化される。

【0237】以上、本実施形態の階層バスシステムの動作について説明した。以下では、本実施形態におけるバスブリッジの構成及びその動作について説明する。

【0238】図6は、本実施形態におけるバスブリッジ 及びブリッジキャッシュの構成を示すブロック図であ る。

【0239】図6において、バスブリッジ300は、信号線 $500\sim510$ によって上位バス20と信号のやり取りを行い、信号線 $512\sim522$ によって下位バス40と信号のやり取りを行う。

【0240】また、パスプリッジ300のブリッジキャッシュは、図6においては、タグRAM402及びキャッシュRAM404から構成されている。キャッシュR

AM404は、データをブロック単位で格納する。メモリから読み込まれたデータは、そのメモリアドレスのインデックス部に対応するアドレスのブロックに格納される。一方、タグRAM402は、キャッシュRAM404の各ブロックごとにメモリアドレスのタグ部を格納しており、キャッシュRAM404に各ブロックに格納されているデータがどのメモリアドレスのデータであるかを示している。また、タグRAM402は、各ブロックごとに、そのブロックに格納されているデータのMESIステートを保持している。

【0241】次に、図7に示す構成の階層バスシステムを例にとって、図6に示したバスブリッジ及びブリッジキャッシュの動作例を説明する。ここで、図7のバスブリッジ#0及び#1と、ブリッジキャッシュ#0及び#1とは、それぞれ図6に示す構成を有しているものとする。また、この例においては、ブリッジキャッシュはダイレクトマッピング方式のキャッシュであるとして説明する。

【0242】この動作例の初期状態を以下に示す。

[0243]

<u>CPU#0: アドレスAのデータを持っていない(ア</u>ドレスAに対応するCPUキャッシュのキャッシュプロックは無効化されている)

ブリッジキャッシュ#0: アドレスAのデータを持っていない。アドレスAに対応するブロックにはアドレス BのデータがステートMで格納されている

CPU#1: アドレスBのデータをステートMで持っている

ブリッジキャッシュ#1: アドレスAのデータをステートMで持っている

CPU#3: アドレスAのデータをステートMで持っ ている

以下、このような初期状態から、CPU#0がアドレス Aをリードするリクエストを発した場合のシステムの動 作について説明する。

【0244】(1) CPU#0は、自らのキャッシュを 検索するもののアドレスAのデータが存在しないので、 上位パス#0にReadトランザクション(アドレス A) を発行する。

【0245】(2)バスブリッジ#0は、上位バス#0から信号線504を経由してトランザクションの種類(Read)及びアドレス(A)を得る。これらの情報は、上位トランザクションパッファ312、タグリード回路318、下位バス出力判定回路314に入力される。すなわち、(2.1)上位トランザクションバッファ312は、入力された上位バス・トランザクションの種類、アドレス及びスプリットIDなど上位バストランザクションに関する賭情報を格納する。なお、スプリットIDとは、バス上のトランザクションを識別するためのIDであり、トランザクションを発したエージェント

(CPU、バスブリッジ等)のIDと当該エージェント内でのトランザクションのIDを含んでいる。

【0246】 すなわち、この動作例では、トランザクション種類 "Read"、アドレス "A" 及びReadに割り当てられたスプリット I Dなどの情報が上位トランザクションバッファ 312 に格納される。

【0247】(2.2) タグリード回路318は、入力されたアドレスによって指定されるデータがブリッジキャッシュ内に存在するか否かを調べる。このとき、まず、タグリード回路318は、入力されたアドレスからインデックスを抽出し、セレクタ350を介してタグRAM402は、入力されたインデックスに対応するブロックのタグ情報及びステートをタグリード回路318に返す。

【0248】タグリード回路318は、タグRAM402から返されてきたタグとトランザクション・アドレスのタグ部とを比較し、両者の一致・不一致を判定する。そして、両者が一致する場合には該当ブロックのステートを下位バス出力判定回路314に出力する。この場合、当該ブロックのステートがM又はE又はSであれば、キャッシュRAM404内にReadの要求するデータがあるということを意味する。

【0249】一方、両者が不一致の場合は、キャッシュRAM404内にはReadが要求するデータはないということなので、タグリード回路318はReadの要求するアドレスAに対するブリッジキャッシュのステートとして、ステートIを下位パス出力判定回路314に出力する。ただし、タグが不一致の場合には、該当ブロックに格納されている別アドレスのデータがどのステートであるかによってエビクションが必要となる場合があるので、タグリード回路318は、タグRAM402から受け取った該当ブロック自体のステートも下位パス出力判定回路314に出力する。

【0250】この動作例では、ブリッジキャッシュ#0にはアドレスAに対応するブロックにアドレスBのデータがステートMで格納されているので、タグリード回路318から下位バス出力判定回路314へは、Readの要求データ(アドレスA)が存在しないことを示すステートIの信号と、該当ブロック自体のステートMの信号が出力される。

【0251】(2.3) 下位バス出力判定回路314は、信号線504から入力されたトランザクションの種類と、タグリード回路318から入力されたトランザクション・アドレスのステートとに基づき、下位バスに出力すべきトランザクションを決定する。このとき、下位バス出力判定回路314は、制約1を採用する場合には表3又は4の規則に従い、制約2を採用する場合は表5の規則に従って、下位バスに出力するトランザクションを決定する。

【0252】この動作例では、上位バス・トランザクシ

ョンはReadであり、Readのアドレスに対するブリッジキャッシュ#0のステートはIなので、制約1及び2のいずれを採用した場合でも、下位バス出力判定回路314は上位バスのトランザクションをスプリットし、下位バスに対してアドレスAのデータを要求するReadを発行すると決定する。

【0253】下位バス出力判定回路314の判定結果は、下位バストランザクション生成・保持回路330に入力される。なお、この場合は、上位バスのReadはスプリットされるので、下位バス出力判定回路314は、スプリットを行ったことを示す情報を出力する。この情報は上位バストランザクションバッファ312に前記トランザクションの種類及びアドレス等と対応づけて登録される。また、この情報は、レスポンス生成回路310にも出力される。

【0254】(2.4) 下位バストランザクション生成・保 持回路330は、与えられた判定結果に従って、アドレ スAのデータを要求するReadトランザクションを生 成する。同時に、下位パストランザクション生成・保持 回路330は、下位パスアービトレーション回路328 に所定の信号を発し、これを受けた下位バスアービトレ ーション回路328は、下位バスの使用権を得るために 信号線514から下位バスに対してアービトレーション 信号を発する。この例では各バスは分散アービトレーシ ョン方式を採用しており、下位バスアービトレーション 回路328は、下位パスアービトレーション回路328 が発したアービトレーション信号に対する他のパスプリ ッジ#1のパス要求状態を信号線512から得、自パス プリッジ#0が下位バスに対してトランザクションを発 行できるか否かを判定する。そして、下位パスアービト レーション回路328は、下位バスに対してトランザク ションが発行可能となったときに出力バッファ362に 対して所定の信号を発し、この信号により、下位パスト ランザクション生成・保持回路330で生成されたRe adが出力パッファ362から信号線516を経由して 下位パスに出力される。

【0255】(2.5) このようにしてバスブリッジ#0が下位バスに対して発行したReadは、下位バスから信号線516を経由してバスブリッジ#0自身に取り込まれ、そのトランザクション種類(Read)及びアドレス(A)が下位バストランザクションバッファ326に格納される。

【0256】(2.6) レスポンス生成回路310は、下位バス出力判定回路314からスプリットを行ったことを示す信号を受取り、これに基づきスプリット終了信号を生成し、上位バス#0に出力する。なお、CPU#0は、このスプリット終了信号を受取ると、いったん上位バス#0を解放し、下位バスに発行したReadの結果がバスブリッジ#0から返ってくるのを待つ。

【0257】(3) パスプリッジ#0は、前記(2) の

処理と同時に、ブリッジキャッシュ#0のエピクション が必要か否かを判定する。エピクションが必要と判定さ れた場合、ブリッジキャッシュ#0の該当ブロックのデ ータをキャッシュRAM404からエピクションバッフ ァ336に退避させる。また、バスプリッジ#0は、エ ピクションが必要な場合は、上位パス#0へのInva lidateトランザクションを生成し、さらに下位バ スへのWriteBackトランザクションの発行の要 否を判定する。すなわち、(3.1) 下位バス出力判定回路 314は、前記(2.3) におけるタグリード回路318か らの出力に基づきエピクションの要否を判定する。エピ クションが必要となるのは、トランザクションのアドレ スに対応するキャッシュプロックが、他のアドレスによ って使用されている(当該他のアドレスについてのステ ートがM又はE又はSである)場合である。したがっ て、下位パス出力判定回路314は、トランザクション に対するステートがIであり、該当ブロック自体のステ ートがM又はE又はSであった場合には、ブリッジキャ ッシュの該当プロックのエピクションが必要と判定す る。この判定結果は、キャッシュ制御回路322に入力 される。なお、下位パス出力判定回路314からキャッ シュ制御回路322に与えられる出力には、エビクショ ンすべきブロックのアドレス情報が含まれる。

【0258】この動作例では、初期状態として、ブリッジキャッシュ#0において、アドレスAに対応するブロックにはアドレスBのデータがステートMで格納されている。したがって、下位パス出力判定回路314は、ブリッジキャッシュ#0のエピクションが必要と判定し、アドレスBをキャッシュ制御回路322に出力する。

【0259】(3.2) 下位パス出力判定回路314の出力を受け取ったキャッシュ制御回路322は、その出力に含まれるアドレス情報をキャッシュRAM404に入力する。キャッシュRAM404は、そのアドレス情報に基づき、エピクション対象ブロックのデータをエピクションパッファ336は、キャッシュRAM404から受け取ったデータを格納する。

【0260】また、キャッシュ制御回路322は、前記アドレス情報をエピクションパッファ336に入力する。エピクションバッファ336は、このアドレス情報/を、前記キャッシュRAM404から受け取ったデータに対応付けて記憶する。

【0261】この動作例では、アドレスBに対応するプロックのデータがキャッシュRAM404からエピクションパッファ336に掃き出され、キャッシュRAM404はそのデータをアドレスBと対応付けて格納する。

【0262】この結果、キャッシュRAM404のアドレスBに対応するブロックは解放され、Readトランザクションが使用できる状態となる。

【0263】このように、図6の構成では、エピクショ

ン対象のブロックをエピクションバッファ336に退避することにより、上位バスから受け取ったトランザクションのために当該ブロックを使用することができる。したがって、この構成では、エピクションに伴うInvalidate及びWriteBackの処理の完了を待たずに、下位バスへのトランザクションの発行等のトランザクションに対する通常処理を進行することが可能となる。

【0264】(3.3) 下位バス出力判定回路314は、エビクションが必要と判定した場合には、タグリード回路318から与えられるエピクション対象プロックのステート情報に基づき、下位バスにWriteBackを発行するか否かを判定する。この判定は、制約1を採用した場合には表16の規則に従い、制約2を採用した場合には表17の規則に従って行われる。

【0265】この動作例では、ReadorドレスAに対応するブロックにはアドレスBのデータがステートMで格納されているので、いずれの制約条件を採用する場合でも、下位バスにWriteBackを行うことが決定される。

【0266】この判定結果は、上位バストランザクションパッファ312に入力され、対応トランザクションの情報に対応づけて登録される。

【0267】なお、この判定に基づくWriteBackの発行は、次に説明する上位バス#0へのInvalidateが完了した後に行われる。

【0268】(3.4)上位バス出力判定回路316は、前記(2.3)におけるタグリード回路318からの出力に基づき、前記下位パス出力判定回路314と同様にして、エピクションの要否を判定する。ここでエピクションが必要と判定された場合は、上位パス出力判定回路316は、エピクション対象のブロックのステート(すなわち、該当ブロックに格納されているデータのステート)に基づき、前記表15の規則に従って上位バスへのInvalidateの発行を決定する。そして、上位パス出力判定回路316は、この決定に応じて、Invalidateの発行を指示する信号を上位バストランザクション生成・保持回路304に出力する。

【0269】この信号を受け取った上位バストランザクション生成・保持回路304は、Invalidateトランザクションを生成すると共に、上位バスアービトレーション回路302に対してアービトレーションを指示する。そして、上位バス#0の使用権が得られ次第、上位バストランザクション生成・保持回路304から出力パッファ360を介して、上位バス#0にInvalidateが発行される。

【0270】この動作例では、上位バス出力判定回路316は、エピクションが必要と判定する。この結果、上位バストランザクション生成保持回路304にてInvalidateが生成され、上位バス#0のエピクショ

ンが完了し次第発行される。したがって、例えばパイプライン処理が可能なシステムとすれば、CPU#0からのReadの発行のサイクルが終わり次第、バスブリッジ#0から上位バス#0に対してInvalidateの発行が可能となる。

【0271】以上に説明した(3)の処理は、前記(2)の処理と同時並行して行われる。そして、これ以降、本システムでは、(2)に続く通常のトランザクション処理((4)~(8))と、(3)に続くエピクション処理((9)~(11))とを行う。本システムにおいてパイプライン方式のアーキテクチャを採用すれば、これら通常処理とエピクション処理とは同時並行的に行うことも可能である。

【0272】(4) バスブリッジ#1は、前配(2)で下位バスに発行されたトランザクションをモニタする。すなわち、バスブリッジ#1は、信号線516から下位バス・トランザクションの種類(Read)及びアドレス(A)を得て、これらの情報を下位トランザクションバッファ326、タグリード回路318、上位バス出力判定回路316に入力する。すなわち、(4.1)下位トランザクションバッファ326は、入力された下位バス・トランザクションの種類、アドレス及び当該トランザクションを発行したバスブリッジのIDなど下位バストランザクションに関する諸情報を格納する。

【0273】この動作例では、トランザクション種類 "Read"、アドレス"A"等の情報が下位パストランザクションパッファ326に格納される。

【0274】(4.2) タグリード回路318は、前述のステップ(2.1) と同様にしてタグRAM402を検索し、下位バス・トランザクションの要求データに対するブリッジキャッシュ#1のステートを調べ、そのステートを上位バス出力判定回路316に出力する。

【0275】この例では、ブリッジキャッシュ#1は、Readの要求データをステートMで所有しているので、タグリード回路318からは、ステートMを示す信号が上位バス出力判定回路316に与えられる。

【0276】(4.3) 上位バス出力判定回路316は、信号線516から入力されたトランザクション種類とタグリード回路318から入力されたトランザクションに対するステートの情報とから、上位バス#1に発行するトランザクションを決定する。ここで、上位バス#1に発行するトランザクションの決定においては、制約1を採用する場合には表9の規則に従い、制約2を採用する場合には表10の規則に従う。この動作例では、いずれの制約条件を採用した場合でも、Readの発行が決定される。この上位バス出力判定回路316の判定結果は、上位バストランザクション生成・保持回路304に入力される。

【0277】(4.4) 上位パストランザクション生成・保持回路304は、与えられた判定結果に従って、アドレ

スAのデータを要求するReadトランザクションを生 成する。同時に、上位バストランザクション生成・保持 回路304は、上位パスアービトレーション回路302 に所定の信号を発し、これを受けた上位バスアービトレ ーション回路302は、上位バス#1の使用権を得るた めに信号線500から上位バス#1に対してアービトレ ーション信号を発する。そして、上位バスアービトレー ション回路328は、このアービトレーション信号に対 する他のパスプリッジのパス要求状態を信号線502か ら得、バスブリッジ#1が上位バス#1に対してトラン ザクションを発行できるか否かを判定する。そして、上 位パス#1に対してトランザクションが発行可能となっ たときに、上位パスアービトレーション回路302は出 カバッファ360に対して所定の信号を発し、この結果 上位バストランザクション生成・保持回路304で生成 されたReadが出力パッファ360から信号線504 を経由して上位パス#1に発行される。

【0278】(4.5) このようにしてパスブリッジ#1が 上位パスに対して発行したReadは、上位パスから信 号線504を経由してパスブリッジ#1自身に取り込まれ、そのトランザクション種類(Read)及びアドレス(A)が上位パストランザクションバッファ312に 格納される。

【0279】(5)上位バス#1に接続されたCPU#2及び#3は、バスブリッジ#1から上位バス#1に発行されたReadをモニタする。ここで、CPU#3はキャッシュ内にアドレスAのデータをステートMで持っているので、CPU#3は当該Readに対してHITMをスヌープ出力するとともに、アドレスAに対応するキャッシュブロックのデータを上位バス#1に出力する。

【0280】(6) バスブリッジ#1は、CPU#3か ら出力されたステートMのデータによって自身のブリッ ジキャッシュの該当ブロックを更新すると共に下位バス にそのデータを出力し、さらに下位パスに対してHIT Mをスヌープ出力する。そして、バスブリッジ#1は、 自身のブリッジキャッシュの該当ブロックのステートを 変更する。すなわち、(6.1) СРU#3から出力された ステートMのデータは、信号線510を経由してバスブ リッジ#1に入力される。このデータは、セレクタ35 2を介してキャッシュRAM404に入力されると共 に、信号線522を経由して下位バスに出力される。こ こで、キャッシュRAM404の該当プロックのデータ 内容は前記CPU#3からのデータによって更新され る。このときのキャッシュRAM404内における更新 プロックの特定は次のようにして行われる。すなわち、 ステップ(4.5) に示したように、バスブリッジ#1は、 自らが上位パスに対して発行したReadを信号線50 4を経由して取り込むが、この上位バスReadトラン ザクションのアドレスが下位パス出力判定回路314を

介してキャッシュ制御回路322に入力される。キャッシュ制御回路322は、このアドレス情報からインデックスを抽出し、このインデックス情報をキャッシュRAM404に与えることにより更新すべきブロックを特定する。このようにして特定されたブロックに対して信号線510から入力されたデータが上書きされる。なお、信号線522から下位バスに出力されたデータは、バスブリッジ#0によって取り込まれると共に、メインメモリにも入力され、データ内容の更新が行われる。

【0281】(6.2) バスブリッジ#1から下位バスに対 するスヌープ出力は、下位パススヌープ出力生成回路3 32にて生成される。下位バススヌープ出力生成回路3 32には、信号線506からの上位バスのスヌープ結果 (上位の各CPUのスヌープ出力のワイヤードOR) と、ステップ(4.1) で下位バストランザクションバッフ ァ330に格納された下位パス・トランザクションの種 類と、上位パス出力判定回路316がステップ(4.2)で 検出したブリッジキャッシュのステートと、が入力され る。ここで、制約1を採用した場合、下位バススヌープ 出力生成回路332は、下位バストランザクションの種 類とブリッジキャッシュのステートとの組み合わせから 表11の規則に従ってスヌープ出力を生成する。また、 制約2を採用した場合は、下位バススヌープ出力生成回 路332は、下位バストランザクションの種類、ブリッ ジキャッシュのステート及び上位パススヌープ結果の組 み合わせから表12の規則に従ってスヌープ出力を生成 する。このようにして生成されたスヌープ出力は、信号 線518を経由して下位パスに出力される。

【0282】この動作例では、下位バストランザクションの種類がReadで、ブリッジキャッシュのステートがMなので、いずれの制約条件を採用する場合でも、下位バススヌープ出力生成回路332はHITMを出力する。

【0283】(6.3) ブリッジキャッシュの次ステートは タグ更新回路 324で決定される。タグ更新回路 324 には、信号線 506からの上位バススヌープ結果と、ステップ(4.5) において上位バストランザクションパッファ 312に格納された上位バス・トランザクションの種類が与えられる。タグ更新回路 324は、これらの情報に基づき表 13又は表 14の規則に基づいて、ブリッジ・キャッシュの次ステートを決定する。この例では、上位バススヌープ結果がHITMで上位バストランザクションがReadなので、ブリッジキャッシュの次ステートはSと決定される。

【0284】また、タグ更新回路324は、上位バストランザクションバッファ312からトランザクションのアドレスAを得、このアドレスAと前記次ステートSとをタグライト回路320に入力する。タグライト回路320は、このアドレスAのインデックス部をタグRAM404に入力してタグ情報の書き換えを行うべきブロッ

クを指定し、さらに前記次ステートSをタグRAM40 2に入力して当該プロックのステートを変更する。

【0285】(7)バスブリッジ#0は、下位バスに発行したトランザクションに対する他のバスブリッジからの応答を検出し、上位バス#0に対する応答の生成を行う。この例では、下位バス上にはバスブリッジ#0及びバスブリッジ#1が接続されているだけなので、バスブリッジ#0は、前記(6)でバスブリッジ#1から下位バスに出力されたデータやスヌープ出力などを検出すると、それらに基づき次のような処理を行う。

【0286】まず、バスブリッジ#0は、CPU#0に 応答を行うためにスプリット応答トランザクションを生 成し、上位バス#0上に発行する。また、バスブリッジ #0は、CPU#0の次ステートを制御するために、ス ヌープ出力を生成して上位バス#0に出力する。また、 バスプリッジ#0は、下位バスから得られたデータをブ リッジキャッシュ#0に書き込む。さらに、パスプリッ ジ#0は、自らのブリッジキャッシュのステートを変更 する。すなわち、(7.1) スプリット応答生成回路306 は、信号線518から下位バススヌープ結果が入力され ると、上位バストランザクション生成・保持回路304 に対してスプリット応答トランザクション生成指令を発 する。すなわち、スプリット応答生成回路306は、下 位バススヌープ結果を、スプリット応答トランザクショ ンを生成するためのタイミング信号として用いている。 スプリット応答生成回路306は、下位バススヌープ結 果を得たときに、上位トランザクションバッファ312 に格納されているトランザクション情報に基づき、トラ ンザクション発行元のCPUに対してスプリット応答ト ランザクション生成指令を生成する。上位トランザクシ ョンパッファ312には、上位バスから受け取ったトラ ンザクションの情報(種類、アドレス、スプリットID 等)がスプリットを行ったか否かの情報と共に格納され ている。スプリット応答生成回路306は、この上位ト ランザクションバッファ312からスプリットを行った トランザクションを検索し、そのトランザクションのス プリットIDからそのトランザクションを発行したCP UのIDを検出して、当該CPU_IDに対するスプリ ット応答トランザクションを生成する。

【0287】この動作例では、バスブリッジ#1から出力されたHITMの信号が信号線518から入力される。このHITMの信号を受けると、スプリット応答生成回路306は、上位トランザクションバッファ312からスプリットを行ったトランザクションを検出し、そのトランザクションの発行元CPUのID(スプリットIDに含まれている。ここでは#0)を検出し、このCPU#0に対するスプリット応答トランザクションの生成指令を上位バストランザクション生成・保持回路304に出力する。

【0288】上位パストランザクション生成・保持回路

304は、この指令に基づいてスプリット応答トランザクションを生成する。そして、上位バスアーピトレーション回路302にて上位バスの使用権を獲得したところで、信号線504から上位バス#0にそのスプリット応答トランザクションが発行される。

【0289】(7.2) バスブリッジ#0は、信号線518から得た下位バススヌープ結果と、前記ステップ(2.5)で下位バストランザクションバッファ326に格納された下位バス・トランザクション種類とに基づき、上位バスに対するスヌープ出力を生成する。このスヌープ出力の生成は、制約1を採用する場合には前記表7の規則に従って行い、制約2を採用する場合には前記表8の規則に従って行う。この処理は上位バススヌープ出力生成回路308で行われ、生成されたスヌープ出力は信号線506を介して上位バス#0に出力される。この例では、スヌープ出力としてHITが上位バス#0に出力される。

【0290】(7.3) バスブリッジ#0は、バスブリッジ #1から下位バスに出力された最新のキャッシュデータ を信号線522を経由して受信し、これをキャッシュR AM404に格納する。すなわち、ステップ(7.1) にて 上位バス上に発行されたスプリット応答トランザクショ ンはバスプリッジ#0自身にて受信され、このとき下位 バス出力判定回路314が上位トランザクションバッフ ァ312に格納されているアドレスを読出してキャッシ ュ制御回路322に与える。そして、キャッシュ制御回 路322は、このアドレスからインデックスを抽出し、 このインデックス情報をキャッシュRAM404に与え ることにより書き込み対象のブロックを特定する。そし て、キャッシュRAM404では、キャッシュ制御回路 322によって指定されたプロックに対して、信号線5 22から入力されたデータを書き込む。なお、このよう にしてキャッシュRAM404に格納された最新データ は、続いてキャッシュRAM404から信号線510を 介して上位パス#0に出力される。

【0291】この例では、バスブリッジ#0は、下位バスからの応答によって得たアドレスAの最新データをブリッジキャッシュ#0に書き込むと共に、上位バス#1に出力する。

【0292】(7.4) タグ更新回路324は、信号線51~8から得られる下位バススヌープ結果と、ステップ(2.5) で下位バストランザクションバッファ326に格納された下位バストランザクションの種類とに基づき、ブリッジキャッシュの次ステートを決定する。この次ステートの決定は、制約1及び制約2のいずれを採用する場合でも。前記表6の規則に従って行う。この例では、下位バススヌープ結果がHITMで下位バストランザクションがReadなので、次ステートはSと決定される。【0293】また、タグ更新回路324は、下位バストランザクションバッファ312から下位バスに発行した

Readトランザクションのアドレスを得、このアドレスと前記次ステートとをタグライト回路320に入力する。タグライト回路320は、このアドレスのインデックス部をタグRAM402に入力して書き換えを行うべきプロックを指定し、さらにアドレスのタグ部及び前記次ステートをタグRAM402に入力して当該プロックのタグ及びステートを更新する。

【0294】(8)前記(2)におけるスプリットの結果、いったん上位バス#0を放棄したCPU#0は、バスブリッジ#0から上位バス#0に発行されたスプリット応答トランザクションを受取り、そのスプリット応答トランザクションに付随するデータを、CPUキャッシュの該当ブロックに書き込む。また、このとき、バスブリッジ#0からのスヌープ出力HITによりCPU#0の受け取るスヌープ結果はHITとなり、この結果、CPU#0は当該ブロックのステートをMESIプロトコルにしたがってSに変更する。

【0295】(9) ここからは、前記(3) の処理に続くエピクションの処理について説明する。この(9) ~ (11) の処理は、必ずしも前記(4) ~(8) の処理の後に来るものではなく、両者の処理は並行的に行うこともできる。

【0296】前記ステップ(3.4)にて発行されたInvalidateを受け取った上位バス#0上の各CPUは、当該Invalidateの対象プロックを無効化する。この例では、InvalidateはアドレスBに対するものであり、CPU#1はアドレスBのデータをステートMで持っている。したがって、CPU#1は、Invalidateに対する応答として、上位バス#0に対してHITMを出力し、アドレスBのプロックのステートMのデータを上位バス#0に出力する。そして、CPU#0は、キャッシュの当該プロックのステートをMからIに変更する。

【0297】(10) バスブリッジ#0は、Invalidateに対応してCPU#1から書き戻されたデータを信号線510を経由して受取り、このデータによりエピクションパッファ336の内容を更新する。すなわち、エピクションパッファ336には、すでにステップ(3.2) でキャッシュRAM404に格納されていたアドレスBのデータが退避しているが、このデータに対して、CPU#1から書き戻されてきたアドレスBの最新データが上書きされる。

【0298】 (11) (II.I)バスブリッジ#0は、前記ステップ(3.3) にて自らが上位バス#0に発行したInvalidateを信号線504を介して取り込む。このInvalidateを受け取った下位バス判定回路314は、上位トランザクションバッファ312に格納されているWriteBack類合の判定結果(前記ステップ(3.3) 参照)を読み出し、これに従ってWriteBack指令信号を生成する。

【0299】この動作例では、ステップ(3.3) にてWriteBackが必要と判定されているので、下位パス出力判定回路314は、アドレスBのデータを書き戻すためのWriteBackの発行を指示する指令信号を生成する。この指令信号は、下位パストランザクション生成・保持回路330に出力する。

【0300】(11.2)これを受け取った下位バストランザクション生成・保持回路330は、アドレスBについてのWriteBackトランザクションを生成する。そして、このWriteBackは、下位パスアービトレーション回路328により下位バスの使用権が取得でき次第、信号線516を経由して下位バスに発行される。

【0301】(11.3)また、下位バス出力判定回路314からのWriteBack指示は、キャッシュ制御回路322にも入力される。この指示を受けたキャッシュ制御回路322は、エビクションバッファ336からアドレスBのデータを出力させる。このデータは、信号線522を経由して下位バスに出力される。

【0302】このようにして、バスブリッジ#0からの WriteBackによって、アドレスBのデータがメ インメモリに書き戻される。

【0303】実施形態2.以上説明した実施形態1は、 階層バスシステムにおいて、バスの電気的な制約を克服 して一つのシステム上に接続できるCPUの数を増やす ものであった。

【0304】ところで、一つの階層バスシステム上に接続可能なCPUの数は、そのような物理的な制約のみならず論理的な制約を受けることもある。

【0305】すなわち、同時に複数のバストランザクションのスプリットを許容する場合、各トランザクションに対するスプリット応答を正確に発行元のCPUに返すためにトランザクションにIDを持たせる。このIDをスプリットIDと呼ぶ。従来の階層バスシステムでは、このスプリットIDは、図8に示すように次のように定義されていた。

[0306]

【数1】

スプリットID=CPU_ID+トランザクションID ここで、CPU_IDは、階層バスシステム内の各CP Uごとに一意的に定められる。また、トランザクション / IDは、各CPU内においてトランザクションごとに一 意的に定められる。このようなスプリットIDをみれ ば、バス上のトランザクションが一意的に特定され、ま たスプリット応答の宛先が特定される。

【0307】ところが、このようなスプリットIDでは、システム上に接続可能なCPUの個数がCPU_IDのビット数によって制限されてしまう。例えば、CPU_IDに2ビットが割り当てられている場合は、システムに接続可能なCPUの個数は4個に限定される。これがCPU接続個数に対する論理的な制約である。

【0308】従って、実施形態1のごとくシステムの階層化を行い、物理的な制約を回避したとしても、従来のようなスプリットIDの割り当て方では、上記論理的な制約によりシステムに接続可能なCPUの個数が限られてしまう。

【0309】本実施形態2は、このような論理的な制約を回避しようとするものである。この実施形態は、図1に示したバスブリッジを用いた階層型のシステムに適用される。

【0310】本実施形態では、上記論理的な制約を回避するために、各バスブリッジにそれぞれ固有のID(以下、ブリッジIDと呼ぶ)を与え、下位バス上でのトランザクションのスプリットIDを次のように定義する。【0311】

【数2】下位バススプリット I D=ブリッジ I D+CP U_ID+トランザクション I D

したがって、本実施形態における上位バス及び下位バス 上のトランザクションのスプリットIDの構成は図9に 示すようになる。

【0312】ここで、CPU、バスブリッジ、I/Oなどの各エージェントのIDは、各バスごとに一意的になるように定める。例えば、図1では下位バスに複数のバスブリッジ、メインメモリ、及びI/O装置が接続されているが、それら各エージェントにIDを与える場合には、下位バス内において一意的なIDを与える。また、各上位バス内において一意的なIDを与える。このようなID割り当てを行った場合、バスブリッジに対しては、上位バスについてのIDと下位バスについてのIDとでは、上位バスについてのIDと下位バスについてのIDの2種類のIDが与えられる。したがって、図9に示す下位バススプリットIDにおけるブリッジIDは、バスブリッジの2つのIDのうち下位バスについてのIDを指す。

【0313】この方式において、上位バスのトランザクションに対するスプリットIDは、その上位バスを発行したCPUのIDと、そのCPUにおける当該トランザクションのIDから定められる。そして、上位バス・トランザクションを発行した場合、その下位バス・トランザクションを発行した場合、その下位バス・トランザクションのCPU_ID及びトランザクションIDに当該スプリットを行ったバスブリッジの下位バスに対するブリッジIDを加えたものを下位バススプリットIDとして与える。このような下位バススプリットIDによれば、各ブリッジから下位バスに発行されたトランザクションを一意的に特定することができる。

【0314】下位バススプリットIDの割り付けはバスブリッジによって行われる。より具体的に、バスブリッジとして図6に示す構成の装置を用いた場合には、下位パススプリットIDの割り付けは、下位バストランザク

ション生成・保持回路330で行われる。

【0315】このようなスプリットID割り付け方式によれば、1つの上位バスに接続可能なCPUの個数は従来同様限定されるものの、システム全体では、上位バスの数を増やすことによってCPUの個数を増やすことが可能となる。

【0316】変形例1.次に、実施形態2の下位バススプリットID割り当て方式の変形例1について説明する。

【0317】図10は、この変形例1の方式によるスプリットIDの構成を示す説明図である。図に示すように、この変形例では、下位パススプリットIDを割り当てるときに、上位パススプリットIDに単にブリッジIDを付加するのではなく、上位パススプリットIDのビット数を縮退したものを下位パスにおけるトランザクションIDとする。そして、この下位パス・トランザクションIDにブリッジIDを付加することにより、下位パススプリットIDのビット数を上位パススプリットIDのビット数を上位パススプリットIDのビット数を上位パススプリットIDのビット数と等しくする。ここで、上位パススプリットIDから下位パスにおけるトランザクションIDを生成する際には、この下位パス・トランザクションIDがスプリットを行ったパスブリッジにおいてトランザクションでとに一意的となるようにする。

【0318】このように下位バススプリットIDを定めることにより、下位パスに対して上位バス用のデバイス(例えばCPU)を接続することが可能となる。

【0319】なお、この構成においては、上位バスのスプリットIDとこれを圧縮したトランザクションIDとの対応関係を管理するID管理手段をバスブリッジに設ける。 変形例2. 次に、実施形態2の下位バススプリットID割り当て方式の変形例2について説明する。

【0320】図11は、この変形例2の方式によるスプリットIDの構成を示す説明図である。図に示すように、この変形例では、ブリッジIDをCPU_IDと同ピット数になるように設定する。そして、下位バススプリットIDを割り当てるときに、上記変形例1と同様、上位バススプリットIDを変形して下位バスにおけるトランザクションIDを生成する。このとき、本変形例では、上位バスでのトランザクションIDのピット数と等しくなるように上位バススプリットIDを縮退して、この下位バス・トランザクションIDにブリッジIDを付加することにより、下位バススプリットIDのピット数と等しくする。

【0321】この変形例2の方式によれば、上位バススプリットIDと下位バススプリットIDとが同ビット数となるだけでなく、上位バススプリットIDにおけるCPU_IDと下位バススプリットIDにおけるブリッジIDとが同ビット数となる。したがって、この方式によれば、バスブリッジとCPUとを論理的に等価に扱うこ

とができ、図1に示した下位バスに対してCPUを接続 することが可能となり、システム構成の柔軟性が向上す る。

【0322】なお、以上では、バスブリッジから下位バスに発行するトランザクションに対して与えるスプリットIDの生成方式について説明したが、この変形例の方式はバスブリッジから上位バスに発行するトランザクションに与えるスプリットIDにも応用することができる。この場合、バスブリッジは、下位パスから受け取ったトランザクションのスプリットIDを変形してトランザクションIDに対して当該バスブリッジの上位バスにおけるブリッジIDを付加することにより上位バススプリットIDを生成する。

【0323】この変形例2における具体的なスプリットIDの割り付け方について説明する。まず、上位バスに発行されたトランザクションをバスブリッジがスプリットして下位バスにトランザクションを発行する場合におけるスプリットIDの割り付け方から説明する。

【0324】この例では、バスブリッジ内に図12に示すような管理テーブルを設け、この管理テーブルを用いて下位バススプリットIDを決定する。図12に示す管理テーブルは、トランザクションIDの数の分だけの欄から構成される。例えば、トランザクションIDが8ビットである場合には、管理テーブルは256の欄から構成される。管理テーブルの各欄には、当該トランザクションIDが使用中であるか未使用であるかを示す使用/未使用フラグが設けられる。

【0325】上位バスのトランザクションをスプリットすると決定した場合、バスブリッジは、図12の管理テーブルから未使用の欄を探し出し、この結果見付かった未使用欄のトランザクションIDを、下位バスに対しとする。次に、このトランザクションIDに当該バスブリッシIDを付加して下位バススプリットIDをへッグ等に付加して、バスブリッションを発行する。また、これた下位バススプリットIDをへッグ等に付加して、このとき、管理テーブルの当該トランザクションIDの個には、スプリットを行った上位バス・トランザクションのスプリットIDが登録され、使用/未使用フラグが

「未使用」から「使用中」に変更される。そして、「使用中」となった欄は、スプリットしたトランザクション に対するスプリット応答トランザクションを発行する際に、使用/未使用フラグが「未使用」に変更される。これにより、その欄に対応するトランザクション I Dは再び使用可能となる。

【0326】例えば、バスブリッジとして図6に示す構成を用いた場合、この管理テーブルは上位バストランザクションバッファ312に格納される。上位トランザク

ションバッファ312は、信号線504から入力される スプリットIDと下位パス出力判定回路314からのス プリットについての情報に基づいて前述したような管理 テーブルのメンテナンスを行う。すなわち、バスブリッ ジが上位バスからのトランザクションを受け取ったと き、その上位パストランザクションのスプリットIDが 信号線504を経由して上位トランザクションバッファ 312に入力される。そして、下位パス出力判定回路3 14にてトランザクションのスプリットが決定される と、この決定を示す信号が上位トランザクションバッフ ァ312に入力される。すると、上位バストランザクシ ョンパッファ312は、管理テーブルの未使用欄を探 し、見付かった未使用欄に上位バスのスプリットIDを 格納し、その欄のフラグを「使用中」に変更する。同時 に、上位バストランザクションバッファ312は、その 欄の番号(トランザクションIDに対応)を示す信号を 下位バストランザクション生成・保持回路330に与え る。下位バストランザクション生成・保持回路330 は、受け取った欄番号に対応するトランザクションID を求め、このトランザクションIDに当該バスブリッジ の下位バス用のプリッジ I-Dを付加して下位バススプリ ットIDを生成する。

【0327】以上説明したように、図12に示すような 管理テーブルを用いて各トランザクションIDの使用/ 未使用を管理し、上位パストランザクションをスプリッ トする場合には、それらトランザクションIDのうち未 使用のものを順に下位パススプリットID中のトランザ クションIDとして使用することにより、下位パスに対 して規定されているトランザクションIDを無駄なく使 用することが可能になる。すなわち、例えば下位バスに おけるトランザクションIDを、上位バススプリットI Dから関数などを用いて定める場合、異なった上位バス スプリットIDが同じ下位バストランザクションIDに マッピングされる可能性がある。この場合、後から来た 上位バストランザクションはスプリットすることができ ず、後の上位バストランザクションについてはCPUに 対してリトライをさせることになる。これに対して本構 成のごとく管理テーブルを用いた場合では、異なった上 位パストランザクションに対して同一の下位パストラン ザクションIDが割り当てられることはなく、トランザン クションIDを無駄なく使用することができる。また、 リトライの発生頻度を減らすことができるので、システ ム全体のスループット、レイテンシを向上させることが できる。

【0328】なお、この方式においては、リトライが生じるのは管理テーブルに未使用の欄がなくなった場合のみである。このような場合において、上位バスからトランザクションが来た場合は、バスブリッジは上位バスにリトライ終了信号を返し、CPUに同一トランザクションの再発行を要求する。

【0329】次に、下位バスのトランザクションを受け取ったバスプリッジが上位バスにトランザクションを発行する場合の、上位バストランザクションに対するスプリットIDの割り付け方について説明する。

【0330】この場合は、バスブリッジ内に図13に示すような管理テーブルを設け、この管理テーブルを用いて上位バススプリットIDを決定する。図13の管理テーブルは、図12に示したものと同様の構成を有している。

【0331】バスブリッジが、下位バスのトランザクションを受けて上位バスに対してトランザクションを発行する場合、前記図12の場合と同様にして、図13の管理テーブルの未使用欄のトランザクションIDを、上位バスに対して発行するトランザクションOトランザクションIDに対応するブリッジIDを付加して上位バススプリットIDとする。このとき、管理テーブルの当該トランザクションIDに対応する欄には、下位バスバス・トランザクションOスプリットIDが登録され、使用/未使用フラグが「未使用」の欄は、上位バスに発行したトランザクション終了したときに「未使用」に変更される。これにより、その欄に対応するトランザクションIDは再び使用可能となる。

【0332】例えば、バスプリッジとして図6に示す構 成を用いた場合、この管理テーブルは下位バストランザ クションパッファ326に格納される。下位パストラン ザクションパッファ326は、信号線516から入力さ れる下位バススプリットIDと、上位バス出力判定回路 316から入力される上位パスに対するトランザクショ ン発行の有無についての情報とに基づき、管理テーブル をメンテナンスする。すなわち、上位バス出力判定回路 314にて上位パスに対してトランザクションを発行す ると決定された場合、下位パストランザクションバッフ ァ326の管理テーブルの未使用欄に元の下位バストラ ンザクションのスプリットIDが登録され、その欄の番 号を示す信号が上位バストランザクション生成・保持回 路304に入力される。そして、上位バストランザクシ ョン生成・保持回路304は、その欄番号に対応するト ランザクションIDを求め、このトランザクションID に当該バスブリッジの上位パス用のブリッジIDを付加 して上位パススプリットIDを生成する。

【0333】このように、図13に示す管理テーブルを用いて上位バススプリットIDを管理することにより、異なった下位バススプリットIDに対して同一の上位バススプリットIDが割り付けられることがなくなり、トランザクションIDを無駄なく使用することができる。したがって、上位バススプリットIDに空きがない場合に起こる下位バストランザクションが発行可能となるまで:上位パスにトランザクションが発行可能となるまで

下位バスのトランザクションを待たせること。この間下 位パスは当該トランザクションによって占有される)処 理の頻度も減らすことができ、システム全体のスループ ット、レイテンシを向上させることができる。

【0334】なお、この方式において下位バストランザクションのウエイトが生じるのは、管理テーブルに未使用欄がなくなった場合のみである。

【0335】実施形態3.実施形態1においては、階層パスシステムにおける上位バスの仕様と下位バスの仕様との関係については特に規定していなかった。

【0336】これに対して本実施態は、上位バスの仕様と下位バスの仕様とに一定の関係を規定することにより、階層バスシステムのシステム構成の柔軟性を向上させることを目的とするものである。

【0337】すなわち、本実施形態では、バスの物理的 仕様及び論理的仕様の両方について、上位バスと下位バ スとで仕様の統一を図る。ここで、バスの物理的仕様に は、バス上の信号の電気レベルやバスが動作可能なクロ ック周波数などがある。また、論理的仕様としては、バ ス上のトランザクションの種類及びそのビットパタン、 トランザクションの要求アドレスの範囲及びその表現形 式、バスに接続されるキャッシュが出力するスヌープ出 カの表現形式及びそのビットパタン、バス上におけるト ランザクションの識別子であるスプリットIDの構成な どがある。なお、スプリットIDの構成の仕様の統一に は、前記実施形態2の変形例2において説明したスプリ ットID構成方式、すなわち上位パススプリットIDと 下位バススプリットIDとのピット幅を同一にし、上位 バススプリット I DにおけるCPU_IDと下位バスス プリットIDにおけるブリッジIDとのピット幅を同一 にすることが含まれる。

【0338】このように上位バスと下位バスとの仕様を 同一にすることにより、以下に示すようにシステム構成 のバリエーションを広げることができる。

【0339】まず、図14に示すように、下位バスに対して、上位バス上のCPU#0~#2と同等のCPU#3を接続可能となる。このとき、下位バスに接続されたパスプリッジ及びCPU#3にはそれぞれ下位バス上で一意的なIDを与え、これをスプリットID生成の際に用いる。具体的なスプリットIDの生成方式としては、シ実施形態2のものを用いることができる。

【0340】また、同一バス上にCPUとバスブリッジが接続可能という点を拡張すれば、バス上のCPUをバスブリッジと置き換えることにより、図15に示すような多階層のシステムの構築が可能となる。この場合、各パスに接続されたエージェント(CPU、バスブリッジ)には、当該バス上において一意的なIDが与えられ、このIDにより当該バス上におけるトランザクションのスプリットIDを生成する。具体的なスプリットIDの生成方式としては、実施形態2のものを用いること

ができる。なお、図15において、第2上位バスのCP Uをバスブリッジに置き換えることにより、さらに多階 層のシステムを構築することもできる。

【0341】また、本実施形態において、実際的なシステム構成の柔軟性を向上させるためには、モジュール化の手法を採用することもできる。

【0342】すなわち、コンピュータ本体には、メインメモリ及びI/O装置等を接続した下位バス構成のみを設けておき、CPU等の上位の構成はボード化して適宜交換可能とする。交換ユニットたるボードとしては、一つのCPUのみを実装したボードや、1つ以上のCPUとバスブリッジ及びブリッジキャッシュとを1本のバスに接続して構成した1つのクラスタを実装したボード等を用いることができる。これら各種のボードは、下位バスに接続可能なインタフェースを有する。

【0343】この方式によれば、例えば図16に示すように、1つCPUのボード100を接続した1CPUのシステムから、クラスタを収容したボード102を接続したマルチCPUのシステムに容易にバージョンアップが可能となる。このように、この方式によれば、ユーザ等の要望に合わせてシステム構成を容易に変更することが可能となる。

【0344】また、図17に示すように、CPU、メインメモリ及びI/O装置を含む基本的なシステムに対して、追加ポードとしてクラスタを収容したポード102を接続するという構成も可能である。

【0345】更には、下位パスに対して複数のボードを 並列接続することにより、システムの性能を更に向上さ せることも可能である。

【0346】実施形態4.以上説明した各実施形態は、複数のCPUが1つの下位バスを介して1つのメインメモリを共有するシステムについてのものであった。これに対して、本実施形態は、下位バスーメインメモリを複数系統設け、これらメインメモリをそれぞれ上位の複数のCPUで共有する。

【0347】図18は、実施形態4に係る階層パスシステムの一例の構成を示す説明図である。図18において、図1と同一の部分には同一の番号を付してその説明を省略する。

【0348】図18に示すシステムは、2つの下位バス40a,40bを有し、下位バス40aにはメインメモリ50a及びI/O装置52aが、また下位バス40bにはメインメモリ50b及びI/O装置52bが、それぞれ接続されている。そして、このシステムにおいては、各上位バスには、それぞれ2つ下位バスにそれぞれ接続するために、2系統のバスブリッジ及びブリッジキャッシュが設けられている。すなわち、上位バス20には、下位バス40aと接続するためのバスブリッジ30a及びブリッジキャッシュ31aと、下位バス40bと接続するためのバスブリッジ30b及びブリッジキャッ

シュ31 bとが接続されている。また、上位バス22には、下位バス40 aと接続するためのバスブリッジ32 a及びブリッジキャッシュ33 aと、下位バス40 bと接続するためのバスブリッジ32 b及びブリッジキャッシュ33 bとが接続されている。

【0349】この構成において、メインメモリ50a及 びメインメモリ50bにはそれぞれ異なったアドレス空 間が割り当てられる。したがって、各バスブリッジは、 自身が接続されている下位バスのメインメモリのアドレ ス空間を自らの受け持ち範囲とする。すなわち、各バス プリッジは、上位パスから受け取ったトランザクション の要求アドレスが自らの受け持ち範囲か否かを判定する 機構を有し、受け持ち範囲であると判定された場合にの み、その上位バス・トランザクションに対する応答処理 を行う。例えば、CPU10から発せられたトランザク ションがメインメモリ50bのアドレスに対するもので あった場合、バスブリッジ30a,30bは共にそのト ランザクションを受け取ってアドレスが各自の受け持ち 範囲に含まれるか否かを判定する。この結果、バスプリ ッジ30bがそのトランザクションに対する処理を行う ことになる。そして、バスブリッジ3.0-bは、ブリッジ キャッシュ316のスヌープを行い、この結果に基づい て必要に応じてトランザクションのスプリットなどの処 理を行う。

【0350】したがって、この構成では、上位バス20、22に接続された各CPU10~15は、下位バス及びメインメモリが2系統存在することを意識せずにトランザクションを発行することができる。

【0351】このように、本実施形態では、システムに 複数のメインメモリを設け、各メインメモリを別々の下 位バスに接続したことにより、各下位バスの負荷を低減 し、下位バスのスループットを向上させることができ る。

【0352】なお、上記構成において、各バスブリッジの受け持ち範囲を、コンピュータ起動時のセルフテストにおいて判明した各メインメモリの使用可能アドレス範囲に基づき調節することもできる。この場合、各バスブリッジは、セルフテストで判明した使用可能アドレス範囲情報を得て、各自の接続されている下位バスのメインメモリの使用可能アドレス範囲を自らの受け持ちアドレス範囲として設定する。このような方法によれば、各バスブリッジの受け持ち範囲を最適化することができる。

【0353】また、図18の例では、各下位バス40 a、40 bにそれぞれI/O装置52a又は52bが接続されていたが、そのような構成では、トランザクションのアドレスによって使用可能なI/O装置が限定される。すなわち、あるトランザクションが、メインメモリ50aのアドレスに対するものの場合は、そのトランザクションはI/O装置52aのみしか使用できない。逆にいえば、すべてのトランザクションが、アドレスにか

かわりなく同一のI/O装置を利用できるようにするためには、複数の下位バスにそれぞれ同一のI/O装置を接続する必要がある。

【0354】図19は、このような問題を解決するためのシステム構成を示す説明図である。図19において、図18と同一の部分には同一の符号を付してその説明を省略する。

【0355】図19の構成では、1つのI/O装置52が2つの下位バス40a、40bによって共有される。すなわち、I/O装置52はI/Oバス56に接続され、下位バス40a及び40bはそれぞれバスブリッジ54a及び54bにはブリッジ54a及び54bにはブリッジ54a及び54bにはブリッジキャッシュは設けられない。バスブリッジ54a及び54bは、下位バス40a又は40bから受け取ったトランザクションがI/O装置52に対するトランザクションであると判定した場合は、そのトランザクションをI/Oバス56に転送する。そして、I/O装置52は、I/Oバス56からトランザクションを受け取り、必要な処理を行う。

_【.0.3.5.6.】図1.9の構成によれば、各トランザクションは、アドレスにかかわらず、システムが有するすべての I / O装置を使用することができる。

【0357】なお、図19の構成において、バスブリッジ54a、54bが、下位バス40a又は40bからI/Oバス56に対してトランザクションを転送するときに、スプリットを行うようにしてもよい。この場合、I/Oトランザクション処理時における下位バスの負荷を低減することができる。

【0358】また、バスブリッジとブリッジキャッシュとを1つのパッケージとして構成し、ブリッジキャッシュを使用するモードと使用しないモードとを切り換え可能とすることにより、一種類のバスブリッジ・パッケージで上位バスー下位バス間用と下位バスーI/Oバス間用の両方に用いることができる。

【図面の簡単な説明】

【図1】 本発明に係る階層パスシステムの全体的な構成の一例を示す概略構成図である。

【図2】 実施形態1における変形例の概略構成を示す 説明図である。

【図3】 エビクションパッファを設けたバスブリッジの概略構成を示す説明図である。

【図4】 補助キャッシュを設けたバスブリッジの概略 構成を示す説明図である。

【図5】 リトライ判定機能を有するバスブリッジの概略構成を示す説明図である。

【図6】 実施形態1におけるバスブリッジ及びブリッジキャッシュの構成を示すブロック図である。

【図7】 階層バスシステムの一例を示す図である。

【図8】 従来のスプリット I Dの構成を示す図であ

る。

【図9】 実施形態2における上位バススプリットID と下位バススプリットIDの構成を示す図である。

【図10】 実施形態2の変形例1における上位バススプリットIDと下位バススプリットIDの構成を示す図である。

【図11】 実施形態2の変形例2における上位バススプリットIDと下位バススプリットIDの構成を示す図である。

【図12】 実施形態2の変形例2における下位バストランザクションIDの管理テーブルを示す図である。

【図13】 実施形態2の変形例2における上位バストランザクションIDの管理テーブルを示す図である。

【図14】 実施形態3における下位バスにCPUを接続した階層バスシステムの構成を示す図である。

【図15】 実施形態3における多階層の階層パスシステムの構成を示す図である。


【図16】 実施形態3におけるボード交換を示す説明 図である。

【図17】 実施形態3におけるボード追加を示す説明 図である。

【図18】 実施形態4に係る階層バスシステムの一例の概略構成を示す説明図である。

【図19】 実施形態4において複数の下位バスが1/ 〇装置を共有する構成例を示す説明図である。

【図1】



[図8]




【図20】 バス共有型の密結合マルチプロセッサシステムを示す概略図である。


【符号の説明】

10~15 CPU、20,22 上位パス、30,3 2 パスプリッジ、31,33 ブリッジキャッシュ、 40 下位パス、50 メインメモリ、521/0装 置、60 バスブリッジ制御部、62 エピクションバ ッファ、64アドレスレジスタ、66 データバッフ ァ、68 補助キャッシュ、72 スプリット情報レジ スタ、80 上位キャッシュ状態フラグ記憶部、300 バスプリッジ、302 上位バスアービトレーション回 路、304 上位バストランザクション生成保持回路、 306 スプリット応答生成回路、308 上位バスス ヌープ出力生成回路、310 レスポンス生成回路、3 12 上位トランザクションバッファ、314 下位バ ス出力判定回路、316 上位パス出力判定回路、31 8 タグリード回路、320 タグライト回路、322 キャッシュ制御回路、324 タグ更新回路、326 下位トランザクションバッファ、328下位バスアー ピトレーション回路、330 下位バストランザクショ ン生成保持回路、332 下位バススヌープ出力生成回 路、334 レスポンス受信回路、336 エピクショ ンパッファ、338 リトライ判定回路、402 タグ RAM、404 キャッシュRAM。

[図2]



【図4】




【図7】

CPU #3

上位/下ス#1


「下位パス

プリッジ キャルタ#1



[図9]


上位バス スプリットID	CPU ID	トランザクション ID
下位パス スアリットID ID	CPU ID.	トランザクション



【図11】

上位バス スプリットID	CPU 1D	トランザクション ID
	-	
下位バス スフリットID	アリッジ ID	トランザクション ID

【図6】



【図12】


【図13】


下位 <i>バス</i> トランザクションID	上位パス スプリットID	使用/年使用フラグ
0	30	使用中
1	01	使用中
2		未使用
3		未使用

上位バス トランナフションID	下位ハス スプリットID	使用/未使用7ラゲ
0	21	使用中
1	02	使用中
2		未使用
3		未使用


[図14]

【図20】







【図15】




【図16】




【図17】



【図18】



【図 1 9]



【手続補正書】

【提出日】平成7年11月6日

【手続補正1】

【補正対象書類名】明細書

【補正対象項目名】0318

【補正方法】変更

【補正内容】

【0318】このように下位バススプリットIDを定めることにより、下位バスに対して上位バス用のデバイス(例えばCPU)を接続することが可能となる。なお、この構成においては、上位バスのスプリットIDとこれ

を圧縮したトランザクションIDとの対応関係を管理するID管理手段をパスプリッジに設ける。

【手続補正2】

【補正対象費類名】明細書

【補正対象項目名】0319

【補正方法】変更

【補正内容】

【0319】変形例2. 次に、実施形態2の下位バススプリットID割り当て方式の変形例2について説明する。

This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items chec	ked:
☐ BLACK BORDERS	٠.
☐ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES	• •
☐ FADED TEXT OR DRAWING	٠.
☑ BLURRED OR ILLEGIBLE TEXT OR DRAWING	
☐ SKEWED/SLANTED IMAGES	
☐ COLOR OR BLACK AND WHITE PHOTOGRAPHS	
☐ GRAY SCALE DOCUMENTS	
☐ LINES OR MARKS ON ORIGINAL DOCUMENT	·
☐ REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY	
OTHER:	

IMAGES ARE BEST AVAILABLE COPY.

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.

THIS PAGE BLANK (USPTO)